|
실험목적
2. 관련지식
1) 키르히호프의 제1법칙
2) 키르호프의 제2법칙
3) 키르히호프의 법칙을 사용할 때의 순서
4) 회로의 직렬 연결
5) 회로의 병렬연결
6) Positive Logic AND Gate
7) AND 게이트
3. 실험장치 및 재료
4. 실험방법
|
|
|
gate-source 전압이 (+)일 때 전도된다.
② p-channel MOS는 gate-source 전압이 (-)일 때 전도된다.
③ gate-source 전압이 0V이면 off 된다. COMBINATION AND LOGIC CIRCUITS
1. BINARY LOGIC AND GATES
2. BOOLEAN ALGEBRA
3. STANDARD FORMS
4. MAP SIMPLIFICATION
5. MAP MANIPULATION
6. NAND
|
|
|
Gate - AND, OR, NOT
Complex Gate - NAND, NOR, XOR, XNOR
2.14 다이오드와 저항을 이용하여 정 논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5
|
|
|
Gate - AND, OR, NOT
Complex Gate - NAND, NOR, XOR, XNOR
2.14 다이오드와 저항을 이용하여 정 논리(positive logic)의 AND 게이트 및 OR 게이트 회로를 각각 그리고, 각각의 입출력 전압 전달 특성표와 진리표를 작성하시오.
A
B
F
0
0
0
0
1
0
1
0
0
1
1
1
AND
A
B
F
0V
0V
0V
0V
5
|
|
|
식과 진리표
2-3. 기본 정리
2-4. 교환, 결합, 분배 법칙
2-5. 드모르간의 법칙
2-6. 부분곱화(Multiplying out) 및 인수화(Factoring)
2-7. 쌍대성의 정리(Duality theorem)
2-8. Exclusive-OR와 동치연산
2-9. 정 논리(Positive logic)와 부 논리(Negative logic)
|
|
 |
and Wide Range Phase Lock Loop for standard Mobile Image Achitecture, 석사 논문(연세대학교 전기전자 공학과, 삼성전자 LSI 시스템) 2004
<4> 김 대 정, “DLL기반의주파수 합성기” IDEC News Letter January, vol.34,
no.5, p.16 ~ p.17 2005
<5> CMOS ADC DLL PLL 칩의 최신
|
|
 |
and protection scheme.
11. The following diagram shows the basic interlock logic sequence. Explain how the logic works and describe dependent on input signal A and B. Also, write a logic table and describe it by using a
logic gate. (R1 ~ R7 is nothing but just a path of electrical signal. For ex
|
|
 |
Logic Circuits) 21
5. 신호 및 시스템 (Signals and Systems) 22
6. 제어 이론 (Control Theory) 22
7. 신호처리 (Signal Processing) 23
9. Microprocessors and Embedded Systems 24
10. 기타 전기공학 주제 (Miscellaneous Topics) 25
? 전기공학 학위과정 학술적 능력을 검증하는 기출
|
|
 |
Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜
|
|
메뉴펼치기
