|
영향을 주지 않는다.
P S P I C E
저주파 증폭회로 시뮬레이션
저주파 증폭회로 시뮬레이션 결과
시뮬레이션 결과는 책에 있는 입력결합커패시터 회로와 주파수 응답에 나온 결과와 일치하였다. 1 목적
2 준비물
3 이론
4 시뮬레이션
|
|
|
콜렉터 전압이득에 따라서, 단계3은 정상회로, 단계4는 바이패스 커패시터가 없는 경우, 단계8은 무부하시 공식을 사용했다.
- 실험 결과와 이론값의 오차가 5%이상 조금 많이 난 이유를 생각해보면, VE 값과 VC의 계산값을 구할 때, 측정해야하
|
|
|
출력 RC 회로에서 위상천이
출력 RC 회로에서 위상각 ;
i) 중간영역 주파수에서, XC3 0Ω, →
ii) 임계 주파수에서, XC3=RC+RL,→
iii) f가 0에 접근(XC3→ ∞에 접근)함에 따라, 위상천이는 90o에 접근.
(7) 바이패스 RC 회로
바이패스 커패시터 C2와 이미
|
|
|
커패시터 : 1uF, 10uF
트랜지스터 : 2N3906
3-2 실험절차
① P.87의 그림 10-2의 회로를 구성한다.
② 그림 10-2 회로에 대한 DC 파라미터들을 계산하고, 측정하여 기록한다.
③ 입력파형과 출력파형을 오실로스코프로 측정한 후 파형을 도시한다.
④ 부
|
|
|
결합 커패시터에 의한 차단 주파수는
=, 이므로 =20.62Ω, =164.2Hz
= 출력 결합 커패시터에 의한 차단 주파수는
=, 이므로 =4.9kΩ, =0.69Hz
= 이미터 바이패스 커패시터에 의한 차단 주파수는
=, =이므로 =32.15Ω, =105.3Hz
이 3개중 가장 큰 값이 회로의 차
|
|
 |
커패시터 분산 배치 등으로 대응할 수 있습니다.
3. 기존 회로를 개선한 경험이 있다면?
DC-DC 컨버터 출력의 리플이 과도했던 회로에서, 출력 콘덴서 용량을 늘리는 것 외에 피드백 회로의 저항값과 보상 네트워크를 조정하여 리플을 절반으로
|
|
메뉴펼치기
