|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
|
위 회로는 0 ~ 99까지 숫자를 셀수있는 카운터회로다. U4의 14번핀으로 발진회로의 출력이나 광센서등의 신호를 입력으로 받을 수 있다. SW1의 RESET 버튼을 누르면 7segment 2개 패널에는 0과 0의 숫자를 표시하고 버튼에서 손을 떼면 카운터가 진행
|
|
|
회로 입력단에 인버터(NOT) 게이트를 회로를 추가하면 카운터
마감시 릴레이가 OFF된다. 19. 99분 다운 카운터(Down counter) 제작
1. 10진 UP/DOWN 카운터 회로
(1) 7447 IC를 이용한 7SEGMENT 구동회로
(2) Presetable UP/DOWN 카운터 74LS192
◎ 회로 및 설
|
|
|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
 |
회로와 PLL 회로의 격리도를 높임으로써 스퓨리어스 특성을 개선시킬 수 있을 것이다. PLL에서는 정확한 스펙에서의 루프필터 설계가 최우선적으로 진행되어야 하며 성능 좋은 Reference 주파수를 사용하여야 한다. VCO의 성능을 개선하기 위해서
|
|
 |
회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하는 회로이다. Start 버튼을 누르면 NE555 IC에서 펄스파형이 생성되고, 펄 스파형이 바이너리 카운터로 입력되면서 디코더를 통해 7-Segment로 숫자가 출력된다.
설
|
|
 |
counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에 기계어 파일을 넣어주는
|
|
메뉴펼치기
