|
1
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
0
0
0
5. 천이표 작성
차기상태
현재상태
x = 0
x = 1
F3
F2
F1
J3K3
J2K2
J1K1
J3K3
J2K2
J1K1
0
0
0
0d
0d
0d
0d
0d
1d
0
0
1
0d
0d
d0
0d
1d
d1
0
1
0
0d
d0
0d
0d
d0
1d
0
1
1
0d
d0
d0
1d
d1
d1
1
0
0
d0
|
|
|
AC×M[F]
STOR U ; M[U]←AC
LOAD G ; AC←M[G]
MUL H ; AC←AC×M[H]
STOR V ; M[V]←AC
LOAD D ; AC←M[D]
SUB U ; AC←AC-M[U]
ADD V ; AC←AC+M[V]
STOR W ; M[W] ←AC
LOAD T ; AC←M[T]
DIV W ; AC←AC/M[W]
STOR X ; M[X]←AC
(2) 2-주소 명령어를 사용한 경우;
MOV R1, A ; R1←M[A]
ADD R1, B ; R1←R1+M[B]
|
|
|
ns, 200s 및 20ms이며, 캐쉬의 적중률은 85%, 주기억장치의 적중률은 99%, 디스크 캐쉬의 적중률은 디스크 액세스 요구들에 대하여 70%인 것으로 가정한다.
=> Ta = 0.85×20 + 0.14×200 + (0.01×0.7)×200000 + (0.01×0.3) × 20000000 = 61444.55
평균 엑세스 시간은 약
|
|
|
시스템 버스에 다섯 개의 I/O 제어기들과 한 개의 DMA 제어기가 접속되어 있다. 이 구성의 문제점을 들고, 개선 방안을 논하라.
▶ 큰 데이터 블록을 전송하는 경우 시스템 버스에 병목현상이 발생한다. DMA 제어기 밑에 I/O 제어기를 둔다.
7.11 데
|
|
|
#include "prim.h"
// 프림 함수
void prim(int start, int vert[][MAX_VERTICES], edge edge[MAX_VERTICES])
{
// 기본 엣지들은 -1로 세팅
int vertex[MAX_VERTICES] = {-1,-1,-1,-1,-1,-1,-1};
int i1 = 0;
int v, k, not_edge, i2 = 0;
vertex[i1++] = start;
// 각 vertex를 순서대로 돌면
|
|
|
구조론
공업제도II
경제성공학
기계공학실습
작업관리및실험
제조공학(I)
공업통계(I)
데이타베이스
컴퓨터통신응용
원가공학
산업공학실험(I)
제조공학(II)
공업통계(II)
3학년
설계공학
인간공학및실험
제조자동화실험
|
|
|
선택정렬 => ");
Select_Sort(sub_su);
for(i=0;i<MAX;i++)
{
sub_su[i]=main_su[i];
}
printf("** 삽입정렬 => ");
Insert_Sort(sub_su);
return 0;
}
int Bubble_Sort(int a[])
{
int i;
int j;
int temp;
for(i=0;i<MAX;i++)
{
for(j=0;j<MAX-1;j++)
{
if(a[j]>a[j+1])
{
temp=a[j];
a[j]=a[j+1];
a[
|
|
|
rintf("1~100까지 4의 배수 합(sum[4])=%d\n", sum[4]);
printf("1~100까지 5의 배수 합(sum[5])=%d\n", sum[5]);
printf("1~100까지 각각 합의 합(sum[6])=%d\n", sum[6]);
printf("\n");
for(i=0;i<5;i++)
{
for(j=i+1;j<=6;j++)
{
if(sum[i]>sum[j])
{
k=sum[i];
sum[i]=sum[j];
sum[j]=k;
}
}
}
printf("*bubl
|
|
|
|
|
|
3.1 Combinational Networks and Switching Algebra
3.2 Logic Circuits
3.3 Registers and Their Applications
3.4 Programmable Arrays
3.5 Arithmetic Logic Units
3.6 Programmable Logic
Logic Elements
79.1 IC Logic Family Operation and Characteristics
79.2 Logic Gates (IC)
79
|
|
메뉴펼치기
