|
_clk iswhen \"01\"=>clk_out<=va_clk_500ms;when \"11\"=>clk_out<=va_clk_200ms;when \"10\"=>clk_out<=va_clk_100ms;when others=>clk_out<=va_clk_1s;end case;end process;end be;
[출처] 클럭 분주 + 분주된 클럭 선택 출력|작성자 Oz
|
|
|
공학』,지앤북,2007 목표 : 플립플롭을 이용한 신호등 제어기 작성.
◆ Flip-Flop
●FLIP FLOP
●타이밍 순서
●카운터(counter)
●리플카운터는 F/F 각각의 지연시간 때문에 용도에 따라서는 적합하지 않을 때가 있다.
♣패턴1
♣패턴2
♣
|
|
|
분주기로 구성된다. TxL 레지스터의 상위 3비트 무시한다.
TxL레지스터의 아래쪽 5비트인 32분주기의 넘침이 TxH 레지스터를 증가시킨다.
TxH가 넘치면 타미어 1 제어 레지스터 T1CON의 인터럽트 대기 표시기 TxIP가 자동적으로 1로 설정됐다.
[표] 타
|
|
|
공학, 지앤북, 2007
◎ 안계선, 최신 디지털 논리회로 설계, 21세기사
◎ 장은영, 디지털공학, 신화전산기획
◎ 최갑석, 디지탈 회로, 학문사, 1991
◎ 황희승, 디지털 설계, 동일출판사, 1991 Ⅰ. 개요
Ⅱ. 플립플롭(플립플롭회로)의 개념
Ⅲ.
|
|
|
공학
. 논리회로 홍경호 한빛미디어 Ⅰ. 서론
Ⅱ. 본론
1. 논리회로의 종류와 특징
1). 기본 논리 회로의 종류와 특징
➀ AND 게이트, ➁ OR게이트, ➂ NOT게이트
➃ Beffer게이트, ➄ NAND게이트, ➅ NOR게이트
|
|
 |
공학과 석사 논문 , 국회도서관 DLL 석사논문 자료실. 2005.
<2> RF Design House, PLL / VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage and Wide Range Phase Lock Loop for standard Mobile Image Achitecture, 석사 논문(연세대학교 전기전
|
|
 |
클럭이 무엇이고 어떻게 만들어지는가?
96.Microcontroller와 CPU의 차이는 뭔가?
97.컴퓨터에서 몇 비트짜리가 과연 무엇을 의미하는지 설명하시오
98.fet와 bjt의 차이점은?
99.푸리에 변환이란?
100.z변환과 수렴반경은?
101.아르바이트는 무엇을
|
|
메뉴펼치기
