|
카운터 》
- 비동기 카운터를 이용하여 코딩.
- 분주를 나누는 과정에서 처음 들어가는 클럭에 따라서 각 카운터에 임시신호를 만들어 클럭을 세면서 분주를 나누어서 분주는 되지만 값에서 오류발생
- 첫 10분주는 위의 방법이 맞으나 다음 100
|
|
|
카운터
아래 그림은 JK 7478과 NAND 게이트를 이용하여 회로를 구성한 것이다. 각각의 JK-FF의 각 입력 조합에 대해 출력의 예상치와 비교하고, 그 결과를 표에 기입하고, 동작특성은 타이밍도에 나타내어라.
①논리회로 실험장치 또는 전원공급기
|
|
|
카운터기를 이용하여 클럭 발생기를 만들었다. 10hz를 입력하여 1hz가 나오겠금 회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드
|
|
|
카운터(Asynchronous counter)의 원리를 설명하라.
→ 비동기 카운터는 첫 단 플립플롭의 입력에만 클럭 펄스가 입력되고 다른 플립플롭은 각 플립플롭의 출력을 다른 플립플롭의 클럭펄스 입력으로 사용하는 것이다. 클럭의 영향이 물결처럼 후단
|
|
|
카운터와의 차이점인 마지막 Q가 K로, 가 J로 입력된다는 것에 주의하면 쉽게 결과를 얻을 수 있었다. 존슨 카운터 역시 고주파의 클럭에서는 전파지연이 형성 됨으로 비동기 식이라는 사실도 쉽게 알 수 있었다.
5. 참고자료
[교 재] 디지털전
|
|
 |
Counter(RTC)
내부 오실레이터로 동작하는 Watchdog 타이머
-특수한 마이크로 콘트롤러 특징
Low-power Idle, Power Save and Power Down 모드
별도의 클럭으로 동작하는 RTC(Real Time Clock)
외부 및 내부 인터럽트 소스
2.2.2 AVR의 프로그램 방법인 ISP
|
|
|
클럭을 사용하여 7MHz의 출력 주파수를 얻었다. 이와 같은 특성의 DDS를 PLL모듈의 기준 주파수로 사용하여 최종 주파수인 800MHz를 얻었다. 본 논문에서는 성능에는 관심을 두지 않고 최종 출력 주파수를 얻고자 하였다. 하지만 보다 좋은 성능을
|
|
메뉴펼치기
