|
전압은 전류와 비례하고, 전류가 일정하면 전압은 저항과 비례한다는 법칙이다. 또 키르히호프의 전류법칙(KCL)은 전원전압이 가해져 전체 회로에 흐르는 전류는 각 저항에 흐르는 전류를 합한 것과 같게 된다는 것이고 전압법칙(KVL)은 각 저
|
|
|
법칙이란?
2) 저항이 직렬 또는 병렬로 연결될 경우 합성 저항을 어떻게 구하는가?
3) 전압분배칙과 전류분배칙은 무엇인가?
4) KCL과 KVL이란?
4. 실험
(1) 옴의 법칙 실험
(2) 저항의 직렬 및 병렬 연결일 경우 합성 저항 실험
(3) KVL 법칙 실
|
|
|
혼합회로로 구성 되었을 때 어떠한 특징을 가지는지 알아 보았
다. 이론적으로만 배웠던 회로이론을 실험을 통해 정말로 체험해 보는 의미있는 시간이
었다.
예비보고서의 시뮬레이션과 결과값 비교
<시뮬레이션>
인가전압
[V]
전류[mA]
I
I
|
|
|
예비레포트>>
◇ 실험제목 : 교류회로
◇ 실험목적
◇ 실험원리
1. 리액턴스
2. 임피던스
3. 인덕턴스
◇ 실험 기구 및 재료
※ 브레드 보드
※ 브레드 보드 사용법
※ 코일
※ 콘덴서
◇ 실험방법
◎ R-L-C 회로
◎
|
|
|
전압을 정확하게 측정하는 장치이고 퍼텐셔미 터라고도 한다. 전압계와 다르게 측정되는 대상에서 전혀 전류를 취하지 않는다. * 예비레포트
[실험목표]
[실험 기구 및 장치]
[실험 배경 이론 - 램프회로]
[실험방법]
* 결과레포트
1)
|
|
|
전압을 가할 때, 1[A]의 전류가 흐르는 경우의 저항값 이다.
키르히호프의 제2법칙 : 전압법칙(KVL)이 법칙은 `회로망 중의 임의의 닫힌회로(closed circuit)
내에서 그 닫힌회로를 따라 한 방향으로 일주하면서
생기는 전압강하의 합은 그 닫힌
|
|
|
법칙과, 제2법칙인 전압의 법칙이 있다. 제1법칙은 전류가 흐르는 길에서 들어오는 전류와 나가는 전류의 합이 같다는 것이다. Chapter 1. 관련 이론(Theoretical Background)
- 키르히호프의 전류법칙(KCL)
- 키르히호프의 전압법칙(KVL)
Chapter 3. 결
|
|
|
회로에서 전원을 제거한 후에 계산된 등가 저항이므로 전압원 VCC를 제거하면 R1과 R2의 병렬 연결 만이 나타나게 된다.
(4-5)
테브난 등가 회로로 대치된 바이어스 회로에서 베이스-에미터 루프에 키르히호프 전압법칙(KVL)을 적용하면 다음과 같
|
|
|
키르히호프의 전압법칙을 사용하여 전압의 합을 구하였더니 -0.03V이 되는 것을 볼 수 있는데, 이 loop에서는 공급전압이 없으므로 전압의 총합이 0이 나와야 하고, 실험을 통한 KVL의 값이 거의 0에 가까운 값을 가지는 것을 알 수 있다. 즉, 키르
|
|
|
예비문제2에서 설계한 저항을 구현하고 측정한다. 설계 값과 측정 값을 서로 비교하여 오차를 분석한다. 니크롬선 비저항 값과 공칭값을 비교하여 상대 오차를 구한다 (1) 실험의 목표
(2) 실험 장비 및 재료
(3) 실험 방법 및 분석
|
|
메뉴펼치기
