|
수 있었습니다.
\\
=> 왼쪽이 이 Ω일 때의 회로이고 오른쪽이 이 10kΩ일 때의 그래프입니다. 에미터의 전압이 197.039V에서 102.232V가 되어 약 1/2값이 된 것을 확인할 수 있습니다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
회로를 완성한다.
실험 내용 및 예상 결과
(1)실험 내용
▲실험회로(기본 회로실험)
①위의 실험 회로를 구성하라. 저항 R1=R2=300[Ω], R3=150[Ω]을 각각 연결하라.
②부하저항 =330[Ω]을 연결하고, 직류전원 V1=12[V]를 인가하라.
③에 걸린 전압 을
|
|
|
없음
|
|
|
, 트랜지스터의 VBE = 0.7V 이다) 1. 목적
2.예비지식
a. 대신호 동작
b, 소신호 동작
c. 정전류 전원
3. 준비
3.1 대신호 동작
3.2소신호 동작
4. 기기 및 부품
5. 실험
5.1 대신호 동작
5.2소신호 동작
6. Pspice 실험결과
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
E } )
, 전력이득
A_{ p } `=`A_{ v } A_{ i }
입력 임피던스
Z_{ in` } `=`R_{ 1 } R_{ 2 } Z_{ in(base) }
,
(Z_{ in(base) } `=`h_{ fc } (r_{ e } +r_{ E } ))
출력 임피던스
Z_{ out } `=`R_{ E } left ( r_{ e } + { R_{ in } } over { h_{ fc } } right )
이다.
- pspice simulation
Common-Base Amplifier
C
|
|
|
(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2s
|
|
|
pulse Response) 의 두가지 형태의 필터를 제공한다. ACOLADE에서는 FIR과 IIR 필터를 완전히 분리된 모델로 나누어 놓았기 때문에 필터를 사용하기 전에 미리 FIR과 IIR 중에서 선택해야 한다.
특성
FIR 필터
IIR 필터
복잡도
복잡
간단
위상응답
선형
비
|
|
|
저항에 의해서만 제한되고, 이 저항값은 보통 매우 낮기 때문에 초기 전류가 매우 높게 되는데, 이것을 서지전류라고 한다. 이는 서지저항으로 제어 할 수 있다. 다음 그림과 같이 서지저항은 부하저항에 비해 상대적으로 작은 값으로 함으로
|
|
|
실험을 할 때, 다이오드에 걸리는 전압 가 0.1V 이내로 유지되는 의 변화 범위에서 전류의 변화를 살펴 볼 때 꽤 큰 차이가 있을 것 이다. 그리고 전류 그래프에서 KCL에 따라 전체전류
가 제너전류보다 조금 더 크고 나머지 전류는 부하로 흐름
|
|
메뉴펼치기
