|
JK flip flop을 구성하는 시뮬레이션이다. 계속되는 PSpice의 오류로 인하여 Quartus II를 이용해 시뮬레이션을 구성하였다. 결과값을 분석하여보면 Q는 입력 전의 값을 의미하고, Q2는 입력 후의 값을 의미한다. 먼저 J,K에 모두 0을 입력하면 변화하지
|
|
|
플롭 역시 1-1 상태에서 제대로된 정상상태의 출력을 얻을 수가 없었습니다. 클락의 변화를 주자, 신호가 변하는 것이 매우 신기했었습니다. 에지트리거되는 플리플롭이기 때문에 클럭에 변화를 주어야 변하는 것이란 이론과 맞아떨어져 매우
|
|
|
jk플립플롭의 진리표에 따라 위의 표와 같은 결과를 이끌어 낼 수 있었을 것입니다.
(8) <그림 15.12>의 회로에서 J와 K 입력을 +5V 단자에 연결하고, clock pulse를 인가하였을 때 출력 파형을 관찰하여 파형을 도시하라.
Clock pulse를 인가하기 전
|
|
|
플립플롭과 00소자의 한 부분이 연결이 안됐다고 나와서 못했다.
○ 10진 리플 카운터 설계
위의 것은 JK플립플롭으로 책과는 다르게 비동기식 10진 카운터를 설계 한 것이고, 아래의 그림은 T플립플롭으로 계수기를 설계한 것이다.
●동기 계
|
|
|
JK 플립플롭을 사용하여 구현하였으나, RS 플립플롭 또는 D플립플롭을 사용하여 구현할 수 있다. RS플립플롭을 사용하는 경우는 맨 오른쪽 플립플롭의 출력 Q와 Q'는 맨 위쪽의 플립플롭의 S와 R입력에 연결하면 된다. 또, D 플립플롭을 사용하는
|
|
|
JK플립플롭을 이용해서, 직렬입력과 병렬입력이 모두 가능한 쉬프트 레지스터를 만든 것입니다.
설계 및 고찰
(1) control 신호가 0이면 4비트 우 쉬프트 레지스터에 저장된 데이터를 rotate시키고 (즉, 4비트 우 쉬프트 레지스터의 마지막 비트의
|
|
|
JK플립플롭으로 쉬프트 레지스터를 구현한 것인데, 클럭이 상승할 때마다 하나씩 쉬프트 되는 것을 볼 수 있습니다. 이것은 자리 수 올림을 할 때 미리 캐리를 계산하는 방식을 사용한 것입니다. 이렇게 미리 캐리를 계산한다면, 필요 게이트
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
메뉴펼치기
