|
동작한다면 상태값이 110이나 111이 되는 경우는 없을 것이기 때문이다.
여기표로부터 플립플롭 입력에 대한 논리식을 구하는 과정은 그림 9-4(c)에 나타내었으며, 이 논리식을 이용해 설계한 회로도는 그림 9-4(d)에 나타내었다.
현재상태
다음상
|
|
|
동작이 이루어지는 부분이 차이점을 보인다. 시계가 구현되었다면 이를 응용하여 시간을 저장할 수가 있었는데, 시간을 저장하기 위해 실험에서는 D 플립플롭이 사용되었다. D 플립플롭은 다음 클럭 신호가 들어올 때까지 입력신호를 저장하
|
|
|
동작은 회로를 트리거해서 미리 정해진 시간 동안 준안정 상태가 되도록 한다. 회로는 다시 안정 상태로 돌아가서 다음 입력 트리거 펄스가 들어올 때 까지 그 상태를 유지한다. 단 하나의 안정 상태를 갖기 때문에 단안정 멀티바이브레이터(M
|
|
|
플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및
|
|
|
플립플롭의 출력은 한 비트씩 오른쪽으로 이동한다. Mode control = 1일 때는 left shift(짝수번)를 제어하는 clock 2가 4개 FF에 인가되며, 병렬입력 A, B, C, D가 AND쌍의 오른쪽을 통과하여 병렬 로드가 된다.
이 회로에서 왼쪽 시프트(left shift)를 얻으려
|
|
|
D(SINPUT)값이 ‘1’일 때와 ‘0’일때 를 나눠서 시물레이션을 한 것이다.
8. Conclusion
이번 실험은 74LS161소자를 통해 100Hz를 1Hz로 분주하는 회로, D Flip-Flop 을 이용
4bit Shift Register 회로를 제작하여 보고 그 동작을 알아 보는 실험이었다.
첫 번째
|
|
|
동작 설명
위의 회로에서 스위치를 입력 b단자에 연결하면 74164 입력 A에 0이 입력되고 이 입력이 클록펄스의 상승 에지마다 입력 A에 들어온 데이터가 클록펄스의 주기에 따라 시프트되어 저장된다. 좌측의 스위치를 통하여 74164 입력 A에 신호
|
|
|
동작 순서를 제어하는 타이밍 신호를 만드는 데 사용되고, 시계부터 컴퓨터까지 다양하게 응용되어 사용된다.
9.References
*문헌
서명 : 현대 디지털공학실험
출판사 : 복두출판사
저자 : 구성모
초판발행 : 1997년 2월 25일 발행
서명 : 디지털회
|
|
|
D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
실험1에서 PRESET=0으로 놓으면 출력
|
|
|
D(D1 D0)
Down=0
Down=1
Down=0
Down=1
1
--
00
00
00
00
0
00
01
11
01
11
0
01
10
00
10
00
0
10
11
01
11
01
0
11
00
10
00
10
D1 D0
Q1Q0
Down
00
01
11
10
0
0
1
0
1
1
1
0
1
0
Q1Q0
Down
00
01
11
10
0
1
0
0
1
1
1
0
0
0
D1 = DownQ1Q0 D0 = Q0'
소스 코드
test_d_ff 을 컴포넌트로 선언하였다. 또한 시그널 D1,D0
|
|
메뉴펼치기
