|
플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하
|
|
|
래치의 응용에 관한 사용 예시(도난경보시스템)와 사용에 관련된 부분에대해서 알게 되었고 D플립플롭의 동작에대해서 알수 있었다.
우리실험은 일부 문제점이 발생하여 잘못된결과를 한가지를 얻었으며 실험 , 지연펄스제거 CLR LOW입력 실
|
|
|
래치는 입력을 둘다 HIGH로 넣으면 결과 값은 예측할 수 없는 단점이 있다. 마지막으로 D플립-플롭의 실험을 하였는데 상당히 오래 걸렸다. 회로의 실수도 있었지만 오실로스코프의 파형을 제대로 그려 내지 못했다. 이유인 즉 프로브를 찍을
|
|
|
플립플롭
(6) T 플립플롭
5.실험방법
6.Pspice simulation
(1) XOR입력이 HI일때
(2)XOR 입력이 LO일��
1.실험제목
기초전자회로실험에서 D래치 및 D플립플롭에 대한 실험은 디지털 회로 설계의 기본 개념인 메모리 소자의 동작을 이해
|
|
|
[Verilog프로그래밍]D래치, 플리플롭, shift register
목차
1. D래치의 개념과 동작원리
2. 플립플롭의 종류와 특징
3. D래치와 플립플롭의 비교
4. 쉬프트 레지스터의 구조와 기능
5. 쉬프트 레지스터의 응용 사례
[Verilog프로그래밍]D
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
