|
비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2010.04.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok press
Digital Fundamentals Tenth Edition, Thomas L. Floyd, prearson
|
- 페이지 8페이지
- 가격 1,800원
- 등록일 2013.07.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
계수기의 회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목
|
- 페이지 79페이지
- 가격 2,000원
- 등록일 2015.10.06
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해제(clear)시키고 CLK에 클럭 펄스를 하나 씩 트리거시키면서 Q3~Q0의 논리상태를 측정하여 표 1(a)에 기록한다.
(2)비동기식 카운트-다운
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2014.03.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y0
Y1
Y2
Y3
S1
S0
X
X
H
X
X
X
X
0
0
L
0
1
1
1
0
1
L
1
0
1
1
1
0
L
1
1
0
1
1
1
L
1
1
1
0
실험5) JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여
|
- 페이지 19페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|