|
플립플롭은 2진 계수
동작을 할 수 있다는 것에 대해서도 알게 되었다. AND 게이트를 통하여
각 플립플롭의 T입력을 클럭 펄스와 동기시켜 동기식 가산 카운터를 구성할 수
있고 클럭 펄스 입력 Cp는 모든 단의 플립플롭 T단자에 접속되어 있는 A
|
|
|
9.1 이론적 배경
- 계수 회로는 시간 펄스의 수를 세거나 제어장치에서 각종 회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로
|
|
|
연결한 것이다. mod-4 존슨 카운터의 출력은 0 0 0 0 -1 0 0 0 - 1 1 0 0 - 1 1 1 0 - 1 1 1 1 - 0 1 1 1 - 0 0 1 1 - 0 0 0 1 로 된다. 마지막 플립플롭의 출력의 보수화된 출력을 첫 플립플롭의 입력에 연결시켜 동작한다. 1.목적
2.준비사항
3.관련지식
|
|
|
동작하는 원리이다. 플립플롭으로 부르며, 주로 분주기, 계산기, 계수기억회로, 2진 계수회로등에 많이 사용된다.
SRAM
④ 제어용 발진회로 - 일반적인 전기기기에서 필요하지 않은 구간에도 계속 동작 중인 경우에 발생하는 전력소비를 줄이는
|
|
|
|
플립플롭 등 기본적인 디지털 소자들의 동작을 실습하면서, 이들을 조합해 더 복잡한 연산 회로를 설계하는 데 필요한 기초 기술을 습득할 수 있다. 넷째, 이러한 회로는 교육 현장에서 학생들이 디지털 회로의 개념과 설계 방법론을 배우는
|
|
|
1. 목적
가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.
나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.
다. 최대 동장 주파수와 전달 지연을 측정한다.
2. 이론
가. 4상태를 가진 상태도에 대응하는 회로
|
|
|
플립플롭의 출력이 서로 독립적으로 동작하여 설계와 구현이 간단하다는 장점이 있지만, 지연 시간과 불안정성 문제로 인해 복잡한 시스템에서는 한계를 느낀다. 이러한 특성을 바탕으로 실험을 진행한 결과, 각각의 회로가 가지는 장단점을
|
|
|
이번에는 래치와 플립플롭에 대해서 배우고 실험을 했는데, 디지털공학 수업을 듣지 않고 실험을 했더라면 정말 힘들었을 것 같은데 이론자체가 상당히 어렵고 래치와 플립플롭의 종류도 다양해서 많이 헷갈리기 때문이다. ◈ 실험 결과
|
|
|
**래지스터, 플래그
공통점 - CPU내 고속 기억장치
CPU가 사용할 값이나 연산의 중간 결과를 일시적으로 저장해 두는 기억장치
차이점
레지스터
직렬로 연결된 “플립플롭”이나 “래치”로 구성
플래그
연산 결과의 특정한 상
|
|
|
래치의 구동을 위한 CP 신호의 발생 (짧은 시간동안만)
사용이유 : 회로의 Reset 여부를 관장
특정 Sequence에서 Low 펄스를 발생시켜 카운터를 Clear
74HC76 (J-K 플립플롭)
특성 : 1. 제어 신호가 인가되었을 때 상태를 변화시킴
|
|
메뉴펼치기
