|
게 소자값을 하나하나 바꿔보았는데, 금방 원하는 결과를 얻어낼 수 있었다. 약간의 운도 따라준 것 같다.
설계 실습 계획서에서 설계한 회로가 실제로 잘 구현되지 않은 것은 이상적이지 않은 각 소자들의 오차 누적과 잡음 신호 등으로 인한
|
|
|
획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
계획서에는 큰 문제가 없다고 생각한다. Pspice 상에서는 제대로 동작이 되었기 때문이다.
|
|
|
계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로 또는 방법이 틀렸다면 왜 틀렸다고 생각되는가?
사실 실험의 결과와 그래프의 형태를 보면 실험은 큰 문제없이 잘 이루어진 것처럼 보인다. 하지만 위에서도 잠깐 언급
|
|
|
계획서에서 설계한 회로가 실제 구현되었을 때에도 설계사양을 만족하는가?
그렇지 않았다면 그 이유를 분석하라.
전제적으로 설계실습에서 설계한 회로대로 잘 동작하였다. 특별한 계산을 요하는 실험이 아니었기 때문에 실제로 빵판에 회
|
|
|
이 오른쪽으로 shift 됨
5
H
H
H
a
b
c
d
핀 A,B,C,D 에 각가 들어간 입력이 QA,QB,QC,QD로 각각 출력됨
(3) ULN2003AN IC의 data cheet을 인터넷에서 찾아서 계획서에 첨부하시오. Data sheet을 바탕으로 2개의 BJT와 3개의 저항으로 이루어진 각 Darlington Pair의 회로
|
|
|
Engineering Circuit Analysis, 9/e, Hoboken, NJ, USA:JohnWiley&Sons,2008.pp.150-172 기초회로이론 프로젝트 #2
1. 제목 : Voltage summer 설계
2. 설계 목적
3. 목표 및 기준 설정
※설계 목적
※설계 조건
4.합성 및 분석
5.시험 및 평가
6.논의사항
|
|
|
제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현을 해준다.
5. 시험 및 평가
* 16 bit CLA
6. 논의사항
참고서적
|
|
|
d 2 Input OR gate (74LS32) 5개
- Quad 2 Input XOR gate (74LS86) 2개
- 4-bit binary adder(74LS83) 1개
- LED 10개
- Toggle switch 15개
- 점퍼선 다수
3. 설계실습 계획서
(1) 전가산기에 대한 진리표를 작성하라.
A
B
Cin
S
Cout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
|
|
|
시험해보는 실험이었다.
래치와 플립플롭은 같은 기능을 수행하지만 그 기능을 수행하는 시점의 차이가 있는데
Enable 제어신호를 갖는 래치는 제어신호가 1인 동안 입력값이 변화하면 그에 따라 출력값이 변화하고 제어신호가 0일때는 입력과
|
|
|
시험 해보고 와서 처음에 회로도를 구성 함에 있어서 헤매는 경우가 없어서 빠르게 실험을 끝낼수가 있었다. 하지만 회로를 구성할 때 첫 시도에 실험을 끝내지 못했는데 그 이유는 스위치 쪽의 저항들끼리의 합선과 게이트의 회로 연결시 잘
|
|
메뉴펼치기
