|
저항의 차이를 미세하게 측정하는 방법을 알 수 있었다. 다음으로는 직렬, 병렬회로의 합성저항을 직접 만들어보고, 특별한 조건의 회로를 설계하는 사고를 기를 수 있었다.
하지만 실험하는 시간이 짧아 급하게 마무리 지어야 했던 점이 조
|
|
|
인했다. 구한 값을 보면 출력전압이 높아질수록 저항의 합이 점점 더 커지는 것을 알 수 있었다. 병렬연결이 직렬연결보다 저항의 값이 크고 전구의 불빛이 더 밝게 빛나는 것을 확인 할 수 있었다. 고등학교 때 배운 걸 토대로 생각해보았다.
|
|
|
2KΩ
543Ω
오 차
0.04%
(⑩번 식 참고)
- 예상했던 것과 같이 R3의 저항은 합성 저항을 측정 할 때 무시되었다. 하나의 회로가 구성되기 위해서는 폐회로가 되어야 하는데 R3의 경우 개방 되어 있기 때문에 하나의 회로로 보고 어렵다. 그래서 R3의 저
|
|
|
저항회로
1. 실험 목적 : 저항이란 무엇인지를 도체, 절연체와 비교하여 알아보고, 이것의 식별 방법을 공부한다.
2. 실험원리
⑴직렬접속
저항의 접속은 합성저항이 증가하는직렬접속과 합성저항이 감소하는병렬법속이 있다.
직렬 접속은 저
|
|
|
형 소자들로만 이루어진 회로로 저항의 변화가 없을 때 전압과 전류가 서로 비례 하는 회로를 말한다. 테브난 정리의 경우 원래의 회로를 전압원과 합성저항으로 간단하게 등가회로 를 구성하는데 회로가 선형회로이어야 원래 회로의 합성저
|
|
 |
합성기” IDEC News Letter January, vol.34,
no.5, p.16 ~ p.17 2005
<5> CMOS ADC DLL PLL 칩의 최신 기술 동향, 포항공대 전기전자 공학과,
IDEC News Letter Octorber, vol.23, no. 5, p.16 ~ p.17 2003.
<6> 최 평 Pspice 기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO .
<7>
|
|
 |
합성과 변화가 반복되는 부분도 있으며 며칠이 걸려도 그 변화를 관측하기 어려운 부분도 있습니다. 식ㄴ적인 요소는 저에게 큰 저항이 되지 않습니다. 늘 같은 마음으로 학문에 대한 열정과 업무에 대한 도약을 위해 늘 노력하는 인재가 되
|
|
메뉴펼치기
