|
게이트의 입력 단자는 2개 이하로 제한한다.
(4장 논리회로)
5번 과제. 0~9까지의 10진수 중 2의 배수(0도 포함)가 입력되면 LED가 켜지고 그 외
의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현하고 Boolean Algebra를 사
용하여 간소화한 후
|
|
|
.
4. 3상 버퍼에 대해 설명해주세요.
5. 게이트들의 정논리와 부논리에 대해 설명해주세요.
6. 드모르간 법칙에 대해 설명해주세요
7. 합의 곱과 곱의 합에 대해 설명해주세요.
7개중 6개 골라서 작성, 문항당 서술형으로 작성
|
|
|
논리회로는 반가산기와 비교해보면 NOT게이트만 더 추가되었다는걸 볼 수 있다.
아래 사진은 실습시간에 만든 반 감산기 이다.
2. 전감산기
전감산기는 입력 변수 3자리의 뺄셈에서 차(D)와 빌려오는 수 (B)를 구하는 것이다.
즉 윗자리로부터 빌
|
|
|
a'cd
1) ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac'd'+ab'd'+a'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
|
정리를 적용하면 이 입력들만을 사용하는 회로를 그릴 수 있다. 박스 내에 이 회로를 그려라. 강사가 지시한다면 회로를 구성하고 시험하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
○ 실험 순서
▶오버플로우 감지
|
|
|
부울대수의 공리와 정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6.
|
|
|
간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다
|
|
|
부울대수 F=(A+B)(A+B)를 설계하고자 할때 NOT,AND,OR 소자를
이용하는 방법, NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법, 이렇게
3가지의 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를
설계한다면
|
|
|
부울대수 F=(A+B)(A+B)를 설계하고자 할때 NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를 설계한다면 훨씬 간단하고 비용도 절감된다는 사실을 알게 되었
|
|
|
어 실제 회로 설계와 문제 해결 능력을 키우는 데 중요한 역할을 했다. 결론적으로, 부울 대수와 논리 조합 실험은 전기공학적 접근의 기초를 다지고 실무에 필요한 기술적 소양을 함양하는 데 있어 매우 유익한 경험이었다. 앞으로 이러한 기
|
|
메뉴펼치기
