|
가산기와 감산기를 만들어 보았음에도 이론적이 내용에 대해서는 처음 접해 보는 것 겉았다.
처음에는 S의 개념과 C(캐리)에 관한 개념이 이해가 어려웠지만 실험을 통해서 정확하게 알 수 있었다. 또, 반감산기와 반가산기로써 전가산기와
|
|
|
다는 단점을 갖는다. 따라서 아주 고속의 연산속도가 필요한 회로에서는 Look-ahead Carry 가산기와 같은 회로가 사용된다.
<그림 1-3 4비트 이진병렬가산기>
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기, 전감산기
|
|
|
가산기 , 반가산기, 감산기, 디코더 , 카운터
가산기
반가산기를 이용하여 전가산기를 구성
parallel 2bit binary adder
감산기
7486, 7400 을 이용하여 반감산기를 구성
전감산기를 구성
디코더
2단 2진 카운터
3진 카운터
10진 디코더를 갖춘 BCD
|
|
|
가산기는 회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간이 걸린다
직렬 가산기
반감산기
반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감
|
|
|
가산기 실험회로에서 실험 결과치 표 6-7과 이론치 표 6-4를 비교하여 보자
실험치와 이론치가 일치하였다.
d=A B b=A B
(4) 그림 6-14의 전 감산기 실험회로에서 실험 결과치 표 6-8과 이론치 표 6-4를 비교 검토 해 보자.
실험치와 이론치가 일치하였
|
|
메뉴펼치기
