|
플립플롭은 디지털 시스템 설계에서 필수적인 요소로 자리 잡고 있으며, 다양한 애플리케이션에서 그 중요성이 더욱 강조되고 있다. 이와 같은 원리와 특성을 바탕으로 J-K 플립플롭의 이해는 디지털 회로 설계와 분석에 있어 매우 중요하다.&
|
|
|
플립플롭은 디지털 회로의 중요한 구성 요소로서, 적절한 이해와 활용이 이루어진다면 다양한 응용 가능성을 열어줄 것이라고 생각한다. 이러한 실험과 분석을 통해 디지털 회로의 기초를 다지는 데 있어 플립플롭의 역할이 얼마나 중요한지
|
|
|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
플립플롭 회로를 사용하여 만들며, 여기에 기억된 데이터는 지시 신호에 의하여 이동한다
D 플립플롭
S-R 플립플롭의 문제
불확정조건
NOR S-R: 11 불허용
NAND S-R : 00 불허용
입력을 하나로 변화
동기화 플립플롭
Enable
Edge-Triggered
클럭 Edge에서 변
|
|
|
.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Mano, Michel D, Ciletti : 교보문고)
* http://terms.naver.com/
*http://blog.naver.com/pegacissus?Redirect=Log&logNo=8010924(74194회로) 1. 서 론
2. 이 론
3. 실 험
4. 결과 및 논의
5. 결론
6. 참고문헌
|
|
|
D플립-플롭에 관한 관찰 내용
-CLK파형에 HIGH 입력이 들어 올 때마다 Q 출력
<평가 및 복습문제>
1. 그림 15-3의 되튐에 의한 영향 제거 회로가 DT스위치에 대해서만 사용되는 이유는?
- S-R래치 때문이다. 되튐 현상을 제거 할 수 있는데, 정상적
|
|
|
회로 1) Ring Counter의 정의
(1) Ring Counter
(2) Ring Counter의 종류
① 시동 펄스가 필요한 4단 링카운터
② 시동 펄스가 필요없는 4단 링카운터
2) NAND Gate로의 실제 회로 구성
(1) 사용 부품 및 기기
(2) 과정
(3) 보안
3) D플립플롭으로의 실제
|
|
|
플립플롭
실험방법 및 순서
다음은 IC74195를 이용하여 링 카운터를 구현하려고 하는 회로인데, 완성된 것은 아니다. 회로를 완성한 후에 클럭 펄스를 인가하였을 때 출력이 어떻게 되는지를 기록하시오.
다음은 IC74195를 이용하여 존슨 카운터
|
|
|
회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간이 걸린다
직렬 가산기
반감산기
반감산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감산기
두개
|
|
메뉴펼치기
