|
회로 이론 시간에 배우지 않은 내용이라 생소한 부분들이 많이 있지만, 예비보고서 이론 조사를 하면서 전반적인 지식을 얻을 수 있어서 전자회로 이론 수업시간에 다시 듣는다면 수업을 더 잘 들을 것 같다. 실제 실험에서 Multisim으로 구한
|
|
|
정리 및 노튼의 정리
등가임피던스
(실험)
(이론)
오차
245.94Ω
2.66V
4.31mA
5.15mA
16.31%
329.03Ω
2.41V
2.43mA
2.71mA
10.33%
400.36Ω
2.43V
4.02mA
4.85mA
17.11%
349.43Ω
0.98V
394.72uA
722uA
45.32%
결과 및 토의
이번 실험으로 회로망 해석시 자주 쓰이는 중첩의 정리, 테
|
|
|
이론적인 값과 비교하라.
PSPICE 시뮬레이션을 통해 계산한 전압 이득 =-7.41 이고 예비보고사항 2)에서 계산한 전압 이득 =-7.22와 비교하면 약간 차이가 있지만 거의 비슷함을 알 수 있다.
PSPICE 시뮬레이션을 통해 계산한 =-36.86이고 예비보고사항
|
|
|
회로임. 제목 : 부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측정하여 표 2를 완성하여라.
2. 그림2와 같은 회로를 구성한 후 두 개의 출력 X와 Y에 대한 이론값과 실
|
|
|
회로
A
B
X(V)
X
FPGA
0
0
0.085
0
0
0
1
4.98
1
1
1
0
5.02
1
1
1
1
0.094
0
0
QuartusⅡ시뮬레이션 - 위 회로
QuartusⅡ시뮬레이션 - 아래 회로
Altera De2 board 동작사진 - 위 회로
Altera De2 board 동작사진 - 아래 회로
B.Discussion
이번 실험은 공리나 정리를 증명하는 것이
|
|
|
회로와 노턴 등가회로는 서로 전원변환의 관계에 있다.
즉, 와 , 사이의 직접적인 관계는 이다.
[참고문헌 및 사이트]
Basic Engineering Circuit Analysis 10th Edition, J.D. Irwin, R.M.Nelms, Wiley
http://mathphysics.tistory.com/234 1. 실험 목적
2. 이론 요약
3. 실험
|
|
|
1. 실험 목적
여러 개의 독립 전원이 있는 선형회로에서 어떤 저항의 양단에 걸리는 전압 또는 이에 흐르는 전류를
중첩의 정리를 이용하여 구하는 방법을 이해하며, 실험을 통해서 확인해본다. 2. 실험 이론
(1) 선형소자와 선형회로
선형
|
|
|
정리한다.)
< UA741 >
≪ 표 - 그림 파일 ≫ 예비 레포트 7장.hwp…………………………………10p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
7. 위상 제어 루프(PLL)
1. 실습목적
2. 설계실습 계획서
퀀텀닷
|
|
|
회로를 사용하지 않는다면 단자 A-B에 다른 회로가 결합 될때마다 매번 계산을 해야 하지만 테브난 등가 회로를 한번 구성해 놓으면 여러 번 계산해야하 는 번거로움이 없어진다는 것을 알았다. 1. 실험제목
2. 실험목적
3. 관련이론
4
|
|
|
정리는 전류원의 개념으로 하나의 전류전원에 하나의 임피던스가 병렬 접속된 것으로 대치할 수 있다는 이론인데 이번 실험을 통해서 결과값의 오차는 있었지만 테브낭과 노튼의 정리가 성립함을 알 수 있었다. 또한 테브낭과 노튼의 정리는
|
|
메뉴펼치기
