|
회로가 연결 된다면 이로 인해서 실제 Gain이 감소될 것이다.
결론적으로 반전 증폭기로 회로를 구성할 때에는 낮은 입력 임피던스를 감수하고 회로를 구성해야 한다.
비반전 증폭기의 경우 입력저항은 무한대이다.
따라서 반전 증폭기와는 달
|
|
|
이론값과 측정값이 오차범위를 넘어설때가 있었는데 이 원인을 당시 측정기계의 사용 미숙 혹은 기계자체의 순간적인 불량이 아니었나 의심한다.
사용미숙은, 측정자의 피부로 회로를 접촉했거나 회로의 선들이 아직 정리되지 않은 실험 도
|
|
|
회로와 측정 기기 분야에서 기본적인 도구로 널리 활용된다. 이 실험은 전기 저항 개념을 이해하고 실측 데이터의 활용 능력을 기르는 데에도 중요한 역할을 한다. 휘스톤 브리지를 통한 실험은 전기 회로 이론의 기초를 다지며, 전기 및 전자
|
|
|
구하기는 이론값과 실험값이 매우 비슷하게 나왔으나 1번째 실험인 직렬 공진회로의 을 구하는 실험은 오차가 각각 15%, 6%정도로 비교적 정확도가 떨어지는 결과를 얻었다. 또한, 이번 실험에서는 측정값을 구하는 것보다는 회로를 이해하고
|
|
|
이론값 C
1.00E-04
1.00E-04
1.00E-04
3.30E-04
3.30E-04
3.30E-04
실험값 C
1.01E-04
8.74E-05
8.94E-05
3.17E-04
2.93E-04
3.03E-04
방전
실험1
실험2
실험3
실험4
실험5
실험6
이론값 C
1.00E-04
1.00E-04
1.00E-04
3.30E-04
3.30E-04
3.30E-04
실험값 C
1.01E-04
8.74E-05
8.94E-05
3.03E-04
2.93E-04
3.00E-04
|
|
|
리를 이용하여 논리회로를 간소화시킬 수 있는
능력을 키운다.
[기본이론]
1.부울대수
부울대수는 AND와 OR의 기본개념을 이용하여 다음과 같이 정리할 수 있다.
논리곱(AND 게이트)
논리합(OR 게이트)
부정(NOT 게이트)
0·0=0
0+0=0
1=0
0·1=0
0+1=1
0=1
1
|
|
|
회로의 개방과 단락이 가장 대표적인 회로의 고장 원인이다는 것을 조금 알 것 같다. 저항이 타버리는 경우에는 그 저항은 보통 개방되게 된다는 것을 알게 되었고, 조금 신기하기도 했다. 이 실험을 끝내고 리포트를 쓰는 와중에서 여러 응용
|
|
|
회로를 구성하는 것이 어려웠다. 그리고 저항을 측정할 때는 회로에 연결되어 있는 상태가 아니라, 떨어져 있을 때 측정해야만 측정이 된다는 것도 알게 되었다.
실제로 측정값과 이론값을 비교해보며 옴의 법칙과 Kirchhoff의 법칙 (회로망 내
|
|
|
이론을 읽다보니 ‘직류회로의 옴의 법칙 E=IR에서 R에 해당하는 wL' 이라는 부분이 있었습니다. 저는 이 부분을 읽고나서 그렇다면 에서 wL을 R로 바꾸면
으로 한 후 = 1.414 로 근사값으로 놓고 Z를 이렇게 계산해도 되는지 약간 고민하기도 했었
|
|
|
가 발생하였다. 실제 저항과 이론상의 저항 값 10k, 20k의 저항으로 계산하면 14.10VP-P으로 오차가 1.3%로 더 커졌다. 오실로스코프와 회로를 연결하던 prove의 연결선이 불량했고, op-amp의 내부 저항, 실제 측정된 저항값의 차이가 오차를 발생시킨
|
|
메뉴펼치기
