• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 87건

같이 변경하여 표시하며, 회로 해석을 할때는 전형적인 회로로 바꿀 때 역으로 하면 된다. 1. 키르히호프의 전압 법칙 2. 표기법 3. 병렬회로 4. 키르히호프의 전류법칙 5. 개방회로와 단락회로 6. 직, 병렬회로망 7. 전류계
  • 페이지 8페이지
  • 가격 1,000원
  • 등록일 2008.12.27
  • 파일종류 피피티(ppt)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
E 11.876k 11.798k ※ 직-병렬 회로망의 가지전압 Applied 10 328 467 1.457k 3.27k 1.18k ※ 직-병렬 회로 설계 회로설계를 위한 전압 전류 저항 값 사용되어진 저항 V U 10V 5mA 2kΩ 560 4.7k 1.2k 470 회로 설계 후 측정한 전압, 전류, 저항값 V Applied 10V 1.99mA 1.984k 실
  • 페이지 4페이지
  • 가격 1,300원
  • 등록일 2014.05.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
병렬 dc 회로 ◆ 목표 1. 병렬 회로망에서 전류와 전압을 바르게 측정한다. 2. 키르히 호프의 전류법칙을 증명한다. 3. 전류 분배적용할 수 있다. ◆ 준비물 - 저 항 : 2-1KΩ, 1-1.2KΩ, 2-2.2KΩ, 1-3.3KΩ, 1-4.7KΩ, 1-10KΩ, 1-1MΩ - 계측기 : 1-DMM, 1-DC Power supply
  • 페이지 11페이지
  • 가격 2,300원
  • 등록일 2006.01.05
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
병렬 회로에서 전체 등가저항을 구하는 방법에 대해 배울수 있는 좋은 기회였다. 1. 실험 결과 표 5-1. 저항기의 저항값 측정 표 5-2. 같은 저항값을 저항기의 직병렬 연결 표 5-3. 서로 다른 저항기의 직병렬 연결 표 5-4. 직-병렬 회로망의
  • 페이지 2페이지
  • 가격 1,000원
  • 등록일 2012.01.23
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
병렬적 구조로 모여서 구성, 처리기와 기억 장치 사이의 인터페이스는 단일 데이터 대열(stream)만 존재한다. 공유된 기억 장치와 레지스터를 이용, 기능 장치 간의 통신은 불가능하며, 인터 페이스에는 단일 데이터 대열만이 존재한다. 배열
  • 페이지 11페이지
  • 가격 2,000원
  • 등록일 2010.01.27
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
top