|
Bode-Plot 과는 약간 차이가 있지만 거의 비슷한 모습을 하고있다.
시뮬레이션 구간이 1kHz에서 2000kHz로 제한된 관계로 처음과 끝의 차는 약 108도의 차이만 있다
3dB - frequency 에서는 약 -225도가 측정되었다. 1 목적
2 준비물
3 이론
4 시
|
|
|
Bode Plot(Bode Analyzer)
목차
1. 서론
2. 본론 - Bode Plot
3. 결론
4. 참고문헌
서론
본 리포트에서는 전기전자 회로실험에 필요한 NI-ELVIS 계측장비에 사용되어지는 소프트웨어에서 Bode Analyzer를 통해 실험결과 분석하기 위해 Bode Plot에 대해 알아보고자
|
|
|
Bode Plot
Bode Plot은 전압이나 전류, 전력에 대한 크기와 위상을 표현한 선도이다. Bode Plot은 복잡한 수식을 사용하지 않고도 각 전압이나 전류의 크기와 위상을 구할 수 있다.
3. 시뮬레이션
1) RC 회로의 충, 방전
C = 1F 일 때
C = 0.1F 일 때
2) RC 통과
|
|
|
plot(211);
semilogx(w,mag(1:nt/2));
subplot(212);
semilogx(w,ang(1:nt/2));
figure(2) %yout에 대한 fft
mag=20*log10(abs(youtf));
ang=angle(youtf)*180/pi;
subplot(211);
semilogx(w,mag(1:nt/2));
subplot(212);
semilogx(w,ang(1:nt/2));
figure(3) %g=yout/y 의 fft
mag=20*log10(abs(g));
ang=angle(g)*180/pi;
|
|
|
Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75
+ Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)
.end
주어진 회로의 Net_List
2. Magenitude Plot 및 Am, f1, f2
3. Phase Plot 및 Phase(f1), Phase(f2) 1. Net-List
2. Magenitude Plot 및 Am, f1, f2
3. Phase Plot 및 Phase(f1), Phase
|
|
 |
Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Phase noise
그림 4.7 Bode plot
4.2.2 PLL 제작 및 측정
실제로 설계하여 제작한 PLL 모듈의 모습은 그림 4.8이다. 아직 VCO를 제작하여 연결하기 전의 모습이다.
그림 4.8 실제로 제작된 PLL 모
|
|
메뉴펼치기
