|
노이즈는 저음이 약하고 고음이 강한 소리로 들리고, 저음이 강조된 핑크노이즈가 주파수별로 세기가 일정하다고 들리게 된다. 주파수가 배로 늘어날 때마다 6dB씩 작아지는 Red Noise (=Brownian Noise)와 화이트 노이즈의 중간 형태라 해서 핑크 노
|
|
|
Time 은 전압이 액정에 인가되어 전기장과 같은 방향으로 액정의 장축이 배열하여 준안정 상태에 이르는 시간으로 최대의 휘도를 100으로 최적화 할 경우 휘도가 90%에서 10%로 변하는데 걸리는 시간이고 Falling Time은 전기장이 사라져 원래의 안
|
|
|
Noise Reduction and Phase Sensitive Detection
Phase sensitive detection: the lock-in amplifier, Dr. G. Bradley Armen
http://www.ti.com/lit/ml/sloa088/sloa088.pdf
http://micol.tistory.com/49
http://en.wikipedia.org/wiki/Lock-in_amplifier
http://www.ece.rochester.edu/courses/ECE216/Reference%20in
|
|
|
EN, Kass RE, Mitra PP, Multiple neural spike train data analysis: state-of-the-art and future challenges. Nat Neurosci. 2004 May;7(5):456-61. [4] Kim KH, Kim SJ. A wavelet-based method for action potential detection from extracellular neural signal recording with low ignal-to-noise ratio. IEEE Trans
|
|
|
노이즈가 더해졌을 경우에는 신호대 잡음비가 10:1이기 때문에 노이즈가 신호에 큰 영향을 주고 있지 않 으나 앞에서 본 DSB나 SSB방식에 비하여 약간 더 왜곡이 되어있음을 볼 수 있다. 이 원인은 앞서 관찰한 DSB나 SSB에서는 실제로 만들기 어려
|
|
 |
time analysis, Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Phase noise
그림 4.7 Bode plot
4.2.2 PLL 제작 및 측정
실제로 설계하여 제작한 PLL 모듈의 모습은 그림 4.8이다. 아직 VCO를 제작하여 연결하기 전의 모습이다.
그림 4.8
|
|
|
time을 가지며 지터의 크기를 줄일 수 있기 때문에, clock multiplication이 요구되지 않는 경우에는 PLL보다 DLL을 사용하는 것이 좋다.
이처럼 각 블락도들의 특성을 PSPICE로 여러종류를 설계 및 시물레이션 해봄으로써 전반적인 DLL을 이해하고 나아
|
|
메뉴펼치기
