|
인덕터전압의 예상파형 그래프
↑그림10 소스전압의 주기가 타우인 인덕터전압 그래프
★ 근거
RL직렬회로에서 63%의 전압이 빠져나가는 데 걸리는 시간이 시정수 τ인데, 이 시정수를 FG의 출력의 주기로 설정해버리면, 인덕터전압의 63%의 전
|
|
|
인덕터전압의 파형
↑그림9 소스전압의 주기가 타우인 인덕터전압 파형
★ 근거
RL직렬회로의 R 또는 L의 소자에서 63%의 전압이 상승하거나 강하하는데 데 걸리는 시간이 시정수 τ이다. 그런데 이 시정수를 FG 출력의 주기로 하면, 인덕터 초기
|
|
|
RL filter를 설계하고 주파수응답을 실험으로 확인한다. 7장, 8장 실험에서 공부한 인덕터와 커패시터의 성질을 이용하여 LPF와 HPF를 설계 해 볼 수 있을 것이다.
Ⅱ. 설계실습내용 및 분석
4.1 FG의 출력을 0.5V의 사각파( high = 0.5V, low = 0V)로 하
|
|
|
STOP 하여 값을 읽는 과정에서 약간의 오차가 생겼을 것이다. 1. 관련 이론(Theoretical Background)
2. 결론 및 Discussion
3. References
RLC회로의 과도 상태 특성,기초회로실험,한양대에리카,기초회로실험 에리카,과도상태,RLC 과도상태,RLC 과도
|
|
|
인덕터 같은 경우 에너지가 저장되었다가, 방출을 한다. 하지만 출력을 따라가지 못하고, 0.5V까지 올라갔다가, 0.4V로 뿐이 떨어지지 못 하고, 이 것을 계속 반복한다.
▶ 저항 같은 경우는 전압이 갑자기 인가되는 순간에 인덕터는 그 부분이
|
|
메뉴펼치기
