|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
플립플롭에 맞는 값이 NOT 게이트를 통해 반전되어 출력된다.
- 1값이 출력될 때 , NE555의 내부 트랜지스터가 작동하여 커패시터 C를 방전시킨다.
- 위 과정으로 충방전 시간에 따라 1, 0을 출력하며 구형파를 만들어낸다
- 저항 R2가 충방전에 영
|
|
|
래치를 설계할 때 약간의 어려움을 겪기는 했지만 예상했던 RS 래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠
|
|
|
플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출
|
|
|
1. 목적 : 순차적 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (7
|
|
 |
?
- 이론적 정의에 대해서 설명하라?
- 수학적 귀납법에 대해서 설명하라 1.면접의개념
2.면접의기본자세
3.면접비법
4.면접을잘볼수있는비법
5.면접유형
6.면접10계명
7.편입을위한준비사항
8.편입유의사항
9.전년도학과별면접문제
|
|
 |
가서는 꼭 보고 싶습니다. 졸업 후에는 일본이나 미국에 유학을 가 선진 토목 기술을 배워 실력 있는 설계자가 되고 싶습니다. 1. 자연계열 생물학 전공
2. 경제학 전공
3. 전기공학 전공
4. 지구 환경 시스템 공학부 토목공학 전공
|
|
 가격 :
할인가 : 23,000원(36페이지)
|
 가격 :
할인가 : 36,000원(36페이지)
|
 가격 :
할인가 : 6,500원(5페이지)
|
메뉴펼치기
IT 전자 반도체 템플릿(자동완성형포함)
IT 전자 반도체 템플릿(자동완성형포함)
IT 전자 반도체 템플릿