|
half word to
word) unsigned>
<op=15(flag set)>
<op=16(move byte)>
<op=17(move half word)>
실제로 결과값을 살펴보면
모든 연산이 정확함을
확인할 수 있다. ① Arithmetic Logical Unit의 시뮬레이션 결과
① Arithmetic Logical Unit의 설계
|
|
|
sign값이 1인, arithmetic shift의 결과값이다. right shift가 이루어진 후, MSB에 1이 추가된 것을 알 수 있다. 실험 ① 128 to 4 MUX의 시뮬레이션 결과
실험 ② Logical Unit들의 시뮬레이션 결과
실험 ① 128 to 4 MUX의 설계
실험 ② Logical Unit들의 설계
|
|
|
연산장치(ALU : Arithmetic Logical Unit)
자료를 처리하고 계산하는 장치
산술연산 : 사칙연산
논리연산 : 논리합(OR), 논리곱(AND), 논리부정(NOT)
제어장치(CU : Control Unit)
프로그램에 의해 주어지는 연산의 순서를 차례대로 실행하기 위해
기억
|
|
|
Arithmetic& Logical Unit; ALU): 주기억장치에 저장된 데이터의 연산(덧셈, 뺄셈, 곱셈, 나눗셈)을 수행 ? 처리하는 데 필요한 전자회로를 포함하고 있는 장치로 제어 장치의 지시에 따라 산술 연산 및 - 중략 - 1. 컴퓨터시스템의 하드웨어 주요 구
|
|
|
ACC(Accumulator)
ALU(Arithmetic Logical Unit)
CONTROL BLOCK < 프로젝트명 - 4bit microprocessor >
- 4bit의 기능블럭 밎 각각의 기능
- 4bit의 내부블럭도
- ALU와 ACC의 블럭도 및 설계도
- 4Bit up의 Top-Level 회로도
- 시뮬레이션 결과
|
|
메뉴펼치기
