|
차동 부하의 경우 중간점이 가상적인 교류 접지가 됨을 실험결과를 통해 설명해 보시오.
va
ve
vf
vp
ve/va
vf/va
vp/va
16mV
560mV
600mV
44mV
35V/V
37.5V/V
2.75V/V
-> ve 와 vf
-> 교류전압을 측정해본 결과 vp가 44mV로 거의 0V에 가깝게 나왔다. 양쪽의 BJT회로
|
|
|
증폭기의 이득은 얼마인가? 단계 11에서 정의한 것과 똑같은 전압비를 이득의 정의로 사용하라.
답 :
< PSpice 모의실험 27-2 >
아래에 그림 27-2과 같은 전류원을 가진 BJT 차동 증폭기를 보였다.
DC 바이어스 모의실험부터 시작하여 다음에 요
|
|
|
차동증폭기
2. 전류소스인 Current mirror
3. 출력 증폭단 이렇게 구성되어있다.
(1)차동증폭기는 두 입력 신호의 전압차의 함수로 출력이 나타나는 회로이다. 두개의 BJT 또는 FET을 사용 한다.
연산 증폭기나 Emitter coupled 논리 게이트의 입력단에 주
|
|
|
귀환루프에 위상지연을 시키거나, 특정 주파수만을 통과시키는 공진 필터처럼 동작하기 위해 L_C회로를 이용한다. 1. BJT증폭기.
2. 전력 증폭기
3. 연산 증폭기의 특성
4. 귀환 연산 증폭기
5. 기본 연산 증폭기 회로
|
|
|
실험. BJT 차동 증폭기
1.Orcad 결과
<차동쌍의 컬렉터 전류 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 차동 출력 전압 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 입력 및 출력 전압 파형>
-회로-
-파형-
<차동쌍의 입력
|
|
메뉴펼치기
