|
is
begin
process(a, b, s)
begin
if ( s = \'0\') then
y <= a;
else
y <= b;
end if;
end process;
end rtl;
이것이 VHDL의 장점입니다. VHDL을 이렇게 보시면 됩니다. 회로 설계를 할 수 있는 표준 언어다. 모든 것은 장점과 단점을 가지고 있습니다. 단점에 비해 많은
|
- 페이지 4페이지
- 가격 500원
- 등록일 2003.10.29
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|