|
실험결과 CLK = 1, CLR = 0, T = 1의 값을 집어넣었을 때 Q의 값에 1, QB의 값에 0이 나오는 것을 알 수가 있다. 따라서 이번 실험역시 회로도와 결과값에 의해 실험은 참이라는 것을 알 수가 있다.＿
제목 : 동기식 카운터(Counter)
실습 날짜 : 11월 8일
목
|
|
|
회로도 등을 나타내었다.
(a) 상태천이도
(b) 여기표
(c) 논리식
(d) 회로도
그림 9-6. BCD 카운터
3. 사용부품 및 계기
오실로스코프
Function generator
74LS112(2개)
74LS00(1개) 1. 실험목적
2. 관련이론
1) 동기식 순차회로와 비동기식 순차회로
2)
|
|
|
디지털전자공학실험, 홍안의, 도서출판 보문당 , 실험 16 결합형 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론적 설명 부분 참조 1. 실험목적
2. 이론
3. 사용기기및 부품
4. 실험과정 및 결과 예측
5. 참고
|
|
|
회로가 카운터로써 정상적인 동작을 했음을 알 수가 있었다. 하지만 안타까운 점은 비동기식 카운터를 설계했지만 우리가 한 실험으로는 비동기식으로 동작했는지 안했는지를 확인해 볼 수가 없었다는 점이다. 이는 함수발생기와 오실로스
|
|
|
동기식 카운터란 각 플립플롭에 들어가는 클럭을 동기화시킨 카운터를 말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기
|
|
|
디지털 시계 전체 회로에서 분 조절 스위치와 시 조절 스위치 한쪽이 10Hz에 연결 되어 있는 것을 1Hz의 연결로 바꾸어 분과 시를 하나씩 조절 할 수 있도록 보안하였다. ▣ 설계 목적
▣ 설계 이론
▶동기식 modulo-N 카운터
▶시간을 표시
|
|
|
실험의 회로도와 실험결과로 인해서 이 실험은 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.비 동기식 카운터(Counter)
2.bcd 리플 카운터(bcd reple Counter)
3.Divide - by - 5 Counter
4.4비트 병렬 레지스터 (PI PU : Parallel-In Parallel-Out)
5.4
|
|
|
주파수가 높다. 동기식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 1. 목적
2. 이론
3. 예비보고
4. 실험 기기 및 부품
5. 실험
|
|
|
실수도 없는 실험을 하고 싶다.
< 참고자료 >
1. 네이버 용어 검색 : http://terms.naver.com/item.nhn?dirId=200&docId=15428
2. 여주대학 통신공학 강의자료 :http://digital.yeojoo.ac.kr/data/data_01.asp?kind=stu 1. 실험제목
2. 실험이론
3. 실험과정
4. 결론
|
|
|
회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 455-
|
|
메뉴펼치기
