|
알 수가 있다. 따라서 이번 실험의 회로도와 실험결과를 토대로 이 실험은 참이라는 것을 알 수가 있다. _
수고하셨습니다_ 1.D 플립플롭(D Flipflop)
2.D 플립플롭을 이용한 JK플립플롭
3.T 플립플롭(T Plipplop)
4.동기식 카운터(Counter)
|
- 페이지 17페이지
- 가격 2,300원
- 등록일 2002.12.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
- 페이지 7페이지
- 가격 2,300원
- 등록일 2012.04.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
카운터가 되는 카운터
ㅇ 10진수를 2진 코드로 표현하기 위해서는 최소 4비트가 필요
ㅇ 10진 카운터는 10진수를 표기하기 위해서 4개의 플립플롭을 가져야 함
ㅇ 4비트로 이루어진 리플 증가 카운터와 비슷
- BCD 증가 카운터
□ 4개의 플립플롭
|
- 페이지 5페이지
- 가격 800원
- 등록일 2003.12.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
counter 2개를 이용하여 주파수를 로 분주하려고 한다. 2개 block diagram를 그리고 block도의 내부회로를 그리시오. J-K 플립플롭과 NAND로 구성하시오.(준비물 : SN7476, SN7400)
(4) 0~9까지 셈을 하는 카운터를 설계하시오. 출력이 3,6,9일 때, 출력이 siren=1이
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2011.09.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
카운터는 1011에서 0000까지(11~0) 의 12 상태를 계수하고 반복된다.
CLR
0
0
0
1
0
1
2
1
0
CLK
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
4) 실험 순서
(1)디지털 실험기판 위에 비동기식 카운트-업 카운터 회로 (a)를 구성하고 CLR을 0→1로 하여 모든 플립플롭들을 해
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2014.03.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|