|
주기억장치 영역의 주소, 전송될 데이터의 단어들의 수에 대한 명령을 전송한다. 이때 DMA제어기는 프로세서로 버스 요구 신호(BUS Req)를 보내게 된다. 버스 요구 신호를 전송받은 프로세서는 DMA제어기로 버스 승인(BUS Grant) 신호를 보낸다. 버스
|
|
|
Interrupt Request Line) 정의 >
<Installing an Interrupt Handler>
<Implementing a Handler>
<Tasklets and Bottom-Half Processing>
▶Top-half
▶ Bottom-half
▶ Top-half 와 Bottom-half 차이점
▶ Tasklets
▶ Tasklets 선언 매크로
▶The BH bottom halves
<Interrupt Sharing>
2. DMA
|
|
|
DMA를 성취한다.
참조:
http://kmh.yeungnam-c.ac.kr/encycl/terms/termsD/dma.htm
http://minikk.hihome.com/infosum.htm
http://kmh.yeungnam-c.ac.kr/encycl/terms/termsD/dma.htm
http://kingdomy.hihome.com/interrupt_polling.htm
http://terms.co.kr/DMA.htm 1.Interrupt (인터럽트)
1) 인터럽트의 개념
2)
|
|
|
interrupt는 동작하고 수신 FIFO DMA 요구는 사용 불가능이다. 소프트웨어는 FIFO로부터 data 값이 지워지기 전에 ICSR1에서 FIFO와 EOF, CRE, ROR, error flag들을 체크하기 위해 비어있어야만 한다. 각 값들이 지워진 후에 만약 어떤 것이 end나 error tag를 남겨
|
|
|
발달과정
16비트와 32비트 Micro-processor에서 볼 수 있는 개선된 성능
제장. 마이크로 프로세서의 구조와 동작
제장. 입출력 장치의 접속
제장. INTERRUPT
제장. DMA(Direct Memory Access)
제장. BUS와 SYSTEM구성
컴퓨터 명령어와 번지 지정모드
|
|
메뉴펼치기
