|
er Flip Flop)에 일단 기억시킨다. 또한, 클럭 펄스가 하강 에이지 일 때는 Master Flip Flop에 기억시켜 둔 내용을 출력측의 Flip Flop(Slave Flip Flop)에 나타나도록 한다. 이와 같이 주종 Flip Flop은 어느 하나가 동작하면 하나는 동작하지 않게 되므로, 내용
|
- 페이지 2페이지
- 가격 1,500원
- 등록일 2006.10.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
립플롭과 T 플립플롭을 결합한 것이다
입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브
|
- 페이지 2페이지
- 가격 1,500원
- 등록일 2006.10.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
동작특성은 타이밍도에 나타낸다.
(2)실험 2 : T-FF의 실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍
|
- 페이지 3페이지
- 가격 800원
- 등록일 2011.05.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
JK-Flip flop을 사용하여 설계하라.
회로도
시뮬레이션
JK 플립플롭의 동작특성을 이해하면, 그 특성을 이용하여 카운터를 설계할 수 있다. 플립플롭을 3개 사용하였으므로 3비트 카운터, 즉 8까지 셀 수 있는 카운터까지 만들 수 있는데, 모드 6 카
|
- 페이지 14페이지
- 가격 2,000원
- 등록일 2006.05.31
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
JK-FF를 이용하여 회로를 구성한다. CLR을 Low에서 High로 출력을
clear하고, 전체의 플립플롭이 reset되었는지 확인한다. CP를 순차적으로 인가해 가면서 지시된 점의 전압을 측정하여 표에 기입하고, 동작특성은 타이밍도에 기록한다.
① 논리회로
|
- 페이지 4페이지
- 가격 800원
- 등록일 2011.05.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|