|
각의 셀은 시리얼 쉬프트 레지스터(바운더리 스캔 레지스터) 를 형성하기 위해서 서로 연결.
- 전체적인 인터페이스는 5개의 핀에 의해서 제어. (TDI, TMS, TCK, nTRST, TDO)
- 회로의 배선과 소자의 전기적 연결상태 test
- 디바이스간의 결상태 test
-
|
|
|
JTAG 인터페이스
JTAG(joint Test Action Group)은 boundary-scan이라는 데이터 전송 포맷으로 컴퓨터와 반도체 소자를 연결하여 디버깅한다. TMS,TCK,TDI,TDO 등 4개의 JTAG 인터페이스 핀이 있다.
7.ATmega128의 각 핀 기능
<ATmega128 외부 구조>
PA0~PA7
내부적으
|
|
|
JTAG이란?
JTAG(Joint Test Action Group)는 임베디드 시스템 개발 시에 사용하는 디버깅 장비이다. 다층기판 보드가 등장하면서 기존의 보드 테스트 방식은 안정성과 비용에 문제를 일으키게 되었고, 이러한 문제점을 해결하기 위해 80년대 중반에 joi
|
|
|
JTAG (IEEE std. 1149.1 호환) 인터페이스 제공
→ JTAG 표준에 근거한 Boundary-scan 제공
→ 방대한 칩 내장형 디버그 제공
→ JTAG 인터페이스로 플래쉬, EEPROM, 퓨즈와 락 비트를 프로그래밍 가능
- 주변 사양
→ 두개의 8-bit Timer/Counters 와 독립된 프리스
|
|
|
JTAG을 통해 AVR(AVR STUDIO)에 프로그램을 입력하는 AVR에 ISP(in-system-programing)의 장점을 직접적으로 해 볼 수 있어서 동작 원리를 잘 이해 할 수 있었다. 그리고 JTAG을 뽑아도 AVR에 program이 저장되는 기능까지 알 수 있었다. 1. 실험 목적
2. 실험
|
|
 |
JTAG Port
[그림 4-3] JTAG Port
4.1.4 Power(+3.3v)
[그림 4-4] Power(+3.3v)
4.1.5 RF(Zigbee)
[그림 4-5] RF(Zigbee)
4.1.6 TFT-LCD
[그림 4-6] TFT-LCD
4.2 동작부
4.2.1 전체
[그림 4-7] 동작부 전체
4.2.2 ATmega128
[그림 4-8] ATmega128
4.2.3 RF(Zigbee)
[그림 4-9] RF(Zigbee)
4.2.4 Servo Motor Drive
[그
|
|
|
Softwafer
4. Test Process Flow
5. Open/Short Test
6. Leakage test
7. IIL/IIH Test
8. VIL/VIH, VOL/VOH Test
9. IDDS
10. DataSheet
11. Functional Test
11-1. DFT(Design for Test)
11-2. SCAN Test
11-3. BIST(Built-in Self Test)
11-4. Boundary SCAN(JTAG)
11-5. NAND Tree Test
12. Backend Pro
|
|
 |
JTAG 디버거, gdb, Valgrind 등을 이용하여 소프트웨어의 성능 문제와 메모리 누수 등을 실시간으로 추적하고 수정하는 경험을 쌓았습니다. 이를 통해 효율적인 코드 작성과 문제 해결 능력을 키울 수 있었으며, 실시간 시스템에서 발생할 수 있는
|
|
메뉴펼치기
