|
sign값이 1인, arithmetic shift의 결과값이다. right shift가 이루어진 후, MSB에 1이 추가된 것을 알 수 있다. 실험 ① 128 to 4 MUX의 시뮬레이션 결과
실험 ② Logical Unit들의 시뮬레이션 결과
실험 ① 128 to 4 MUX의 설계
실험 ② Logical Unit들의 설계
|
|
|
half word to
word) unsigned>
<op=15(flag set)>
<op=16(move byte)>
<op=17(move half word)>
실제로 결과값을 살펴보면
모든 연산이 정확함을
확인할 수 있다. ① Arithmetic Logical Unit의 시뮬레이션 결과
① Arithmetic Logical Unit의 설계
|
|
|
Units : Implications for the Speaker's Representation of Meaningful Relations Underlying Senteces”, The Mental Reprentation of Grammatical relations, cambridge, M.I.T.
Matthew(1981), Syntax, Cambridge Univ. Press.
May(1985), Logical Form : Its Structure and Derivation, Cambridge, Mass. : MIT Press.
|
|
|
Logical Unit)
- 논리 유니트. 최종 사용자가 SNA 네트워크에 액세스하여 다른 최종 사용자와 통신하기 위해 사용하는 논리적인 서비스 또는 보드를 말함.
28. MHS(Message Handling System)
- ITU-T가 제정한 메시지처리 시스템으로 OSI에 따라 상로 접속된 시
|
|
|
연산장치(ALU : Arithmetic Logical Unit)
자료를 처리하고 계산하는 장치
산술연산 : 사칙연산
논리연산 : 논리합(OR), 논리곱(AND), 논리부정(NOT)
제어장치(CU : Control Unit)
프로그램에 의해 주어지는 연산의 순서를 차례대로 실행하기 위해
기억
|
|
메뉴펼치기
