|
= [1 0 1 0];
net=newff(minmax(a),[1,1],{'tansig','purelin'},'traincgp');
net.trainParam.show = 15;
net.trainParam.epochs = 200;
net.trainParam.goal = 1e-7;
[net,tr]=train(net,a,b);
g = sim(net,a); - AND 연산
- OR 연산
- XOR 연산
|
|
|
0
0
1
0
1
1
1
XNOR 게이트의 진리표
A
B
Y
XNOR 게이트의 Time table
XNOR게이트의 기본인 XOR-NOT 게이트
A. O. I Gate
AND, OR, INVERT
정의 : 특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요하
|
|
|
연산
◎ 논리 마이크로연산
- 레지스터에 저장된 비트열에 대한 2진 연산으로서 각 비트를 독립된 2진 변수로 가정하여 연산을 수행
- 예) XOR연산은 제어변수 P가 1일 때 R1과 R2의 각 비트를 연산
P : R1 ← R1 R2
- 주로 2진 데이타의 비트조작이
|
|
|
Right0 = 32bit )
단계 3. Right0 32bit는 Key schedule에 의해 나온 첫 번째 48비트 키와 f함수에 들어가고 f함수는 32비트를 내보낸다.
단계 4. f함수에서 나온 32비트는 단계 2번의 Left0 32bit와 XOR연산을 거친다.
단계 5. Iteration 1의 Right0 32bit는 다음 라운드의
|
|
|
연산기로서 크게 고민을 하지 않고 실험 시간에 임하였는데 예상과 다르게 프로그래밍 하는 부분에서 지연되었다. 코딩 자체가 복잡한 것은 아니었으나 y와 m을 모두 xor연산 해주는 것을 잊고 하나의 y만 m과 xor 연산을 해준다던지, ci는 모두 m
|
|
 |
XOR을 통해 Hamming code를 만드는 과정이다.
4장. 3절. 2 Hamming decoder
<표4-2. Verilog decoder>
module hamm_dec(in,out,reset);
input[11:0] in;
output[7:0] out;
input reset;
reg[7:0] out;
reg r1, r2, r4, r8;
reg [3:0] r;
reg[11:0] IN;
integer i, j;
always@(in or reset) begin
if(reset)
out=0;
el
|
|
메뉴펼치기
