|
논리회로 설계 및 시뮬레이션, 포항공과대학교 Ⅰ. 게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅱ. 게이트와 NAND(부정 논리곱 회로)게이트
1. N입력 NAND 게이트의 모든 입력을 연결시켜서 1 입력 NAND 게이트를
|
|
|
논리게이트
1. 다이오드에 의한 AND논리회로
2. 다이오드에 의한 OR 논리회로
Ⅳ. 게이트와 논리게이트
Ⅴ. 게이트와 NOT(반전회로)게이트
Ⅵ. 게이트와 NAND(부정 논리곱 회로)게이트
Ⅶ. 게이트와 AND(논리곱회로)게이트
Ⅷ. 게이트와
|
|
|
부정회로(NOT회로)이며, 2개의 입력을 논리합과 논리곱으로 출력하는 것을 각각 논리합회로(OR회로)·논리곱회로(AND회로)라고 한다. 논리곱회로의 출력을 부정회로에 입력하여 하나의 회로로 만든 것이 부정논리곱회로(NAND회로)이다. 논리합회
|
|
|
우 출력은 “1” 이고 다를 경우 출력은 “0”이 된다.
NAND
X
Y
Z = X Y
0
0
1
0
1
1
1
0
1
1
1
0
NOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
0
XOR
X
Y
Z = X Y
0
0
0
0
1
1
1
0
1
1
1
0
XNOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
1
|
|
|
)
(X+Y)' = X' · Y' (드모르간의법칙)
(X·Y)' = X' + Y' (드모르간의법칙)
X=X (대합성의법칙)
X·(X+Y)=X (흡수법칙)
X+X·Y=X (흡수법칙)
X+X'·Y=X+Y (흡수법칙)
※ 논리회로
드모르간의 정리
- 부울의 대수 -
- 회로도 -
1.부정 논리곱(NAND)
2. 부정 논리합(NOR)
|
|
 |
회로에서 구현하였던 회로를 구현하기에는 광범위한 회로가 요구됨으로 인하여 UP신호가 들어가는 곳에 PMOS로 들어가는 하나의 입력신호를 인가하였고 NMOS 쪽에는 DOWN신호를 인가하여 위상간의 차이를 전하펌프에서 전류의 크기로 바꾸어 전
|
|
 |
논리 회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌
|
|
 |
부정적으로 들릴 수도 있지만, 이 말은 제 열정과 끈기를 단적으로 보여주는 말이라고 생각합니다. 자대의 대학원에 진학하게 된다면 이러한 열정으로 공부할 준비가 되어있습니다.
<양식 4>
이화최우수 장학금 연구업적목록
구분
제목
|
|
메뉴펼치기
