|
회로 설계 및 시뮬레이션, 포항공과대학교 Ⅰ. 게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅱ. 게이트와 NAND(부정 논리곱 회로)게이트
1. N입력 NAND 게이트의 모든 입력을 연결시켜서 1 입력 NAND 게이트를 만들
|
- 페이지 7페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로)는 입력된 두 개의 조건이 모두 참(1)일 때만 결과가 참(1)이 되는 논리연산이고, OR GATE (논리합회로)는 입력된 두 개의 조건 중에서 어느 하나만 참(1)이 되어도 그 결과가 참(1)이 되는 논리연산이다. 마지막으로 NOT GATE (논리부정회로)는
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2015.03.13
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부정 정리
Ⅱ. 논리게이트와 기본논리게이트
Ⅲ. 논리게이트와 다이오드논리게이트
Ⅳ. 논리게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅴ. 논리게이트와 게이트구현
Ⅵ. 논리게이트와 범용게이트
|
- 페이지 8페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
로 (c) Loggic 회로 (d) 진가표
논리적 부정회로
(5) NOR 회로(논리화 부정회로)
입력 A, B 중 모두 OFF 되어야 출력이 ON되고 그 중 어느 입력단자 하나라도 ON되면 출력이 OFF 되는 회로
논리식
A
B
X
0
0
1
0
1
0
1
0
0
1
1
0
(a) 유접점회로 (b) 무접점회로 (c) Lo
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2007.04.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로부울 대수의 기본 연산자인 AND, OR, NOT 등의 연산을 수행하기 위한 회로로 AND 연산을 수행하는 논리곱(AND) 회로, OR 연산을 수행 하는 논리합(OR) 회로,NOT연산을 수행하는 논리 부정(NOT) 회로 NAND, NOR 회로가, 일반적인 표준 회로로 참조
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2012.04.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|