|
방정식
지금까지 얻어진 결과들을 종합하면 다음과 같이 정리할 수 있다.
6.(1)
6.(1)식의 결과식을 2.(1)식에 대입하고 성분별로 분리하여 쓰면 다음과 같다.
6.(2)
여기서 D/Dt는 전미분을 의미한다. 6.(2)식은 응력-변형률 관계에 상관없이 모든 유
|
|
|
NS(Navier-Stokes)방정식에 대입하여 압력구배항을 공간적분하면 벽면의 정압까지를 포함한 순시의 압력장을 구할 수가 있다. 또한 추적입자로서 온도감온 입자를 이용하면 공간의 온도분포까지도 동시에 구해진다. 이와 같이 PIV는 5종류의 기본
|
|
|
방정식을 구하면 아래와 같다.
따라서 출력 방정식은 y = ABx 이다.
[예비실험 3] 위의 회로를 VHDL로 설계하시오.
VHDL 코드로 설계하면 다음과 같다.
계속 이어집니다.
입력 x가 1이고 클록이 활성화되는 시점에서 00 → 01 → 10 → 11로 변화되는데,
|
|
|
파악 할 수 있었습니다. 11-1 옴의 법칙
11-2 키르히호프 전압법칙
11-3 키르히호프 전류법칙
11-4 직병렬 회로의 등가 저항값
11-5 중첩의 원리
11-6 테브난, 노턴 등가회로
11-7 최대전력 전달
11-8 NODE 방정식
3. 실험 후 느낀점
|
|
|
ns)
결과를 살펴보자. 병렬 레지스터의 특징을 그대로 살펴볼 수가 있다. 입력값 SA =0, SB = 1, SC = 1, SD = 0의 실행을 했을 때 결과는 그 반대인 입력값 SA =1, SB = 0, SC = 0의 결과를 나타낸다. 계속해서 두 번째 실험...
2. CLK = 0, CLR = 0, SA =1, SB = 0, SC = 0
|
|
메뉴펼치기
