|
DC해석 및 전압이득
stage 2 DC 해석 및 전압이득
stage 3 DC해석 및 전압이득
이미터 폴로어에서 전압이득은 약1이다.
stage 4 전압이득
푸시풀 회로에서의 전압이득은 약 1이다.
전체 전압이득
stage 1 AC해석 및 전압이득
감쇠 = 1
stage 2 AC해석 및 전압
|
|
|
DC 위치에서 파형을 보아라.) 출력파형을 그림 6-11에 기록하라.
입력 파형
출력 파형
4) 클램프 (정현파입력)
a. 그림 6-1의 회로를 재구성하라. 그러나 같은 주파수(1 kHz)를 가지는 8 V의
정현 신호를 입력신호로 바꾸어라.
b. 단계 1)과 2)의 결과
|
|
|
RL 부하는 진상 역율을 갖는다.
역률개선
회로는 전형적 산업부하를 나타내고 있다. 이 부하와 병렬로 커패시터를 설치하였다. 부하 ZL에 대한 원래의 복소전력을 Sold라 표시하면,
커패시터에 대한 복소전력
5. 교류전력
순시 전력
(순시전압과
|
|
|
회로와 테브냉 등가회로의 측정 전류값이 거의 일치하여 테브냉 정리를 검증할 수 있었습니다. 다만 계산치와는 약간의 오차가 있었습니다. 오차의 원인으로 R1, R2, R3, R4, RL이 저항값에 오차가 있었고, 각종 배선기구 및 breadboard등에서의 저항
|
|
|
회로 모듈 UC3845 >
(2) SMPS (Switching mode power supply)
일정한 직류 출력 전압 (DC Regulated Output voltage)을 부하에 공급해 주는 직류 안정화 전원이다. DC-DC 컨버터에 있어서 부품의 기생 요소들에 의하여 부하 변동에 따른 출력 전압의 저하가 발생하면
|
|
|
DC 사이의 직류 전압을 측정하여 기록하시오. 이 항목에서 측정한 VAC와 VDC는 D1 다이오드를 포함한 반파정류회로의 입력과 출력에 해당합니다.
(3) 스위치 S1과 S3는 닫고 S2를 여시오. 입력전압 VBC와 출력전압 VDC에 대해 위 2)의 실험을 반복하시
|
|
|
회로) OP-AMP의 입력전압의 변화에 따른 증폭도 변화 및 주파수 대역 분석
왼쪽의 회로는 OP-AMP를 이용한 반전 증폭기이며, 증폭도는 3배로 구성되어 있다. 이를 DC Sweep을 이용해 인가전압의 값을 바꾸어가며 출력파형을 확인해 보니 아래와 같
|
|
|
회로로 변환하면,
RTH = , VTH = VCC
⇒ 그림 (a) 회로는 테브난 등가회로를 적용하여 (b)로 나타낼 수 있다.
by KVL for 등가 B-E loop,
VTH = RTHIB + VBE + REIE
IB = 이므로,
VTH = RTH() + VBE + REIE = (RE + ) IE +VBE
∴ IE =
if RE ≫ (ex. RE > 10), IE IC
; βDC 와 무관
∴
|
|
|
1. 실험 측정치
1) 테브난의 등가회로
V= 12v, R1= 20KΩ, R2= 20KΩ, R3= 30KΩ으로 설정하였고 RL을 60KΩ, 80KΩ.120KΩ를 선택하였다. 각각의 저항에 걸리는 전압과 전류의 실험값을 표로 나타내면 다음과 같다.
60KΩ 80KΩ 120KΩ
전압 3.571V 3.937
|
|
|
회로를 이용하여 구한 β값은 197.4174의 값이였다.
β=I_c/I_b 로 구할 수 있으며 이 β는 앞으로의 내용에서도 쓰일 것이다. TR AC Bias
1. 실험목적
2. 실험결과
1) 실험 1 : Fixed-Bias를 이용하여 β값 구하기
2) 실험 2 : Specification을 만
|
|
메뉴펼치기
