|
a,b 두 단자를 단락하였을 때 흐르는 전류를 Is라 하면 개방된 두단자 a,b사이에 부하 어드미턴스 YL을 연결하면 부하에 흐르는 전류는
- 밀만의 정리 : 테브닌과 노턴의 정리 복합 정리
등가임피던스:
KCL :
전류총합:
어드미턴스:
4. 실험결과
|
|
|
있 으며 전달지연시간은 평균 12nsec, 패키지당 소비전류는 평균 19mA이다.
4. 실험과정 및 결과예측
(1) 부울 대수의 정리
- 그림2-1(a)와 (a)의 두 회로를 결선하고 A, B의 입력변화에 따라 출력 X, Y를 측정하라.
(a)
(a)
그림2-1 부울 대수의 정리 실험
|
|
|
회로에 다른 FET를 사용했을 때의 특성변화의 차이, 즉 개별 FET에 의한 회로 특성의 민감도를 주의해서 분석하라. 결론적으로 어느 회로가 좋다고 생각하는가?
sol) (a) 출력전압은 4.25 V 가 측정되었다.
(b) FET을 바꾸어 다시 측정하여 본 결과 전
|
|
|
결과예측
(1) 그림4-3과 같은 회로를 결선하고 입력변화에 따른 출력값을 측정하라.
(a) NAND 게이트 회로 (b) Invert OR 게이트 회로
(c) Invert AND 게이트 회로 (d) NOR 게이트 회로
그림4-3 드-모르간의 정리를 증명하기 위한 실험회로
(2) 그림4-4와 같은
|
|
|
결과를 기술한 후, 마지막에 ⑥ 해당 조직(부서)의 조직화 특성에 대한 총평과 제언을 기술하시오.
1) 내가 현재 소속된 조직 소개
2) 조직화의 기본원리인 ① 계층제 원리, ② 통솔범위 원리, ③ 명령통일 원리, ④ 분업 원리, ⑤ 조정 원리를
|
|
|
회로에 신호발생기를 사용하여 그림 18-3(a)의 펄스신호를 가하고 오실로스코프를 사용하여 커패시터의 충전전압 의 파형을 관측하고 그림 18-14의 그래프에 도시하여라.
7. 실험결과
표 18-1 R-C 직렬회로의 전압, 전류의 이론값
●고 찰●
(1) 그
|
|
|
결과예측
(1) NAND 게이트
- 그림3-7의 NAND 게이트를 실험회로로 결선하고 A, B 두 입력변화에 따른 출력 X의 값을 측정하라.
(2) NAND 게이트의 응용
- 그림3-8과 같은 회로를 결선하고 입력변화에 따른 출력 X, Y, Z의 값을 측정하라.
(a)
(b)
(c)
그림3-8 NA
|
|
|
/ 喜重堂 / 1992. 2. 25 / p.17 ~ p.28
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.888 ~ p.90
④ http://blog.naver.com/baboneo?Redirect=Log&logNo=80006519252 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
|
|
|
결과를 기술한 후, 마지막에 ⑥ 해당 조직(부서)의 조직화 특성에 대한 총평과 제언을 기술하시오.
1) 내가 현재 소속된 조직 소개
2) 조직화의 기본원리인 ① 계층제 원리, ② 통솔범위 원리, ③ 명령통일 원리, ④ 분업 원리, ⑤ 조정 원리를
|
|
|
/ 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.105 ~ p.114
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.302 ~ p.306 1. 목적
2. 이론
3. 사용기기 및 부품정보
4. 실험과정 및 결과예측
5. 참고자료
|
|
메뉴펼치기
