|
NAND 게이트의 결선형 논리(wired Logic)회로이다. 입력변화에 EK른 출력 X와 Y의 값을 측정하라.
그림3-11 개방 컬렉터 TTL NAND 게이트 결선회로
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기
|
|
|
회로와 2단논리회로
1. NAND 게이트와 NOR 게이트
2. 범용 게이트로서의 NAND/NOR 게이트
3. TTL NAND 게이트와 NOR 게이트
4. 2단계 논리회로의 NAND/NOR 게이트 구현
Ⅷ. 논리회로와 조합논리회로
1. BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEA
|
|
|
회로는 NAND 게이트 또는 NOR 게이트만으로 구현할 수 있다. 이 때문에 NAND 게이트와 NOR 게이트를 범용 게이트(universal gate)라고 한다.
참고문헌
김은태, 논리회로 모의실험을 위한 시각적 표현에 관한 연구, 광운대학교, 1995
김수광, 보안 API를
|
|
|
회로를 이용한 2진 비교기 회로를 결선하고 입력 A, B에 따른 출력 X, Y, Z를 측정하라.
그림5-8 XOR 게이트 응용회로
그림5-9 2진 비교기 (Binary Comparator)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험
|
|
|
게이트 회로 결선하라.
그림1-6 OR 게이트 회로 결선
(3) NOT 게이트
- 그림1-7과 같은 NOT 게이트 회로 결선하라.
그림1-7 NOT 게이트 회로 결선
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기
|
|
 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
 |
지도교수가 쓴 추천서 견본 271
라. 서울대학교 지도교수 추천서 견본 271
마. 지원 대학원에 보낼(지도교수에게 부탁하는) 추천서 272
바. 교직원 임용 추천서 273
? 자소서 입력 항목 분석 274
? 연구계획서 276
가. 요약서(예시) 276
나.
|
|
 |
대학교
교수학습개발원
학습보조자료 제작 공모전
경진대회 입상 내역
수 상 명
수상 시기
수상 기관
수상 내역
대 상
2012.09.06
강원대학교
제 5회 캡스톤 디자인 경진대회
경진대회 입상 내역
수 상 명
수상 시기
수상 기관
수상 내역
한국산업
|
|
메뉴펼치기
