|
5. 결과
12진 카운터를 JK플립플롭으로 설계해봤습니다. VHDL을 사용하는 것이 아직은 익숙치 않아 힘들었지만 꽤 길게 짜여진거에 비하면 쉬웠습니다. 그리고 플립플롭의 사용 방법과 용도를 확실히 알 수 있는 계기가 된 것 같습니다.
|
|
|
카운터임을 알 수 있다.
▽ 아래 사진은 실험1의 시뮬레이션과 결과파형을 비교한 것이다.
8.Conclusion
이번 5주차 Synchronous Counter 실험에서는 10진, 12진, 16진 카운터를 설계하여 검증하였다. 10진과 12진 카운터는 J-K 플립플롭의 7476칩을 기반으
|
|
|
synchronous Reset ( 동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어와도 다음 상승에지 순간에 리셋동작이 일어난다.
1. 2 Bit Up/Down Binary Counter
* Counter(카운터)
: 클럭 펄스가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로
|
|
|
카운터와 2진수
1. 목적
1) 2진 계수기 (Binary Counter)의 동작을 습득한다.
2) 2진수의 표기와 계산을 학습한다.
2. 참고 사항
카운터는 비동기 카운터(asynchronous counter)와 동기 카운터(synchronous counter)로 분류되며, 비동기 카운터를 리플 카운터(ripple
|
|
메뉴펼치기
