|
D=1이면 동작함으로BCD=0101(바꿔서 보면 DCBA=1010) 즉 10진수 10에서 CLEAR가 0이 되므로 그 순간에 각 플립플롭은 모두 0이 되면서 CLEAR가 되는 것이다. 그래서, 이 회로는 MOD-10카운터로 동작한다. 또한 J와 K의 입력값이 1이고 각각의 펄스가 0이라는
|
|
|
D값이 ‘11’이 되어 And게이트를 통과하면서 1이 되면, 연결된 LED가 켜지게 된다(1HZ로 분주).
실험2 : D Flip-Flop 을 이용한 4bit Shift Register
위 회로도와 시물레이션을 보면 4개의 D Flip-Flop이 사용됨을 알수 있다.
D Flip-Flop은 SR 플립플롭과 NOT 게이
|
|
|
된다.그러므로 01111000에서 11110000이 된다. Sel이 111의 경우 load, left, right의 신호가 동시에 뜨면 우선 법칙에 따라 load가 수행이 되고 data값 11110100이 출력 된다.
결과 파형으로부터 8비트 Shift Register 설계가 제대로 되었음을 알 수 있다.
|
|
|
확인하시오.
(1) JK FF
(2) D FF
(3) JK FF을 이용하여 D FF을 설계
2. 3단 PN sequence shift register를 구현하고 결과값을 확인하시오.
(Initial state : D1=D2=D3=1)
▶진리표에의한 파형
1)Q1의 파형
2)Q2의 파형
3)Q3의 파형
▶배선도
★고찰
|
|
메뉴펼치기
