|
FF의 진리표와 일치하는지 확인하시오.
(1) JK FF
(2) D FF
(3) JK FF을 이용하여 D FF을 설계
2. 3단 PN sequence shift register를 구현하고 결과값을 확인하시오.
(Initial state : D1=D2=D3=1)
▶진리표에의한 파형
1)Q1의 파형
2)Q2의 파형
3)Q3의 파
|
|
|
ff1.htm
http://user.chollian.net/%7Ewow7/electro/asyncounter/asyncounter.htm
http://user.chollian.net/%7Ewow7/electro/asyncounter/asyncounter.htm
http://210.119.147.55/ch4.htm
http://idec.kwangwoon.ac.kr/openlec/year99/july/070813_5/tsld125.htm 실험 결과
실험1.
실험분석
실험2
회로도
시뮬
|
|
|
Digital Training Kit으로 디멀티플렉서의 운용을 확인해보았는데, 이 Kit는 입력을 직접 눌러줌으로써 Kit의 Led에 불이 들어와 출력을 확인해 보는 기기이다. MAX+PLUS Ⅱ 의 소프트웨어와 Kit의 입력버튼이나 출력버튼에는 번호로 연결되어 소프트웨
|
|
|
Digital system design Project #2
2.Implement a JK Flip Flop using a D Flip Flop and other combinational logics.
작동 회로도
시뮬레이션
[= 0 0 일 경우]
[= 0 １ 일 경우]
Digital system design Project #2
[= 1 0 일 경우]
[= 1 1 일 경우]
시뮬레이션 실행 결과 00,11일때는 Output이 유지
|
|
|
입력 D로 바뀐 것으로 입력 D가 클럭 동기 RS 플립플롭의 입력에 S에 그대로 연결되고 입력 R에는 입력 D가 NOT 게이트를 거쳐 연결되는 것 이다. 이렇게 구성된 회로의 동작은 다음과 같다. 가. D 플립플롭
나. JK 플립플롭
다. 8bit-Counter
|
|
메뉴펼치기
