|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
|
설계
1. 설계 요구사항
2. 핵심 구조기능 상세 설계
IV. 3DTV(Multi-view)의 핵심 인코더의 구현
IV-1. SOC design을 위한 설계 흐름
IV-2. 알고리즘 검증
1.C++ 검증 (using Visual studio)
IV-3. RTL description 작성
1.Verilog HDL
IV-6. Placement & Routing (using As
|
|
|
포함한 여러 분자변수 제어를 통하여 설계하고 이에 대하여 나노구조 시각화하였다. 이에 대한 설계를 통하여 삼원 블록공중합체의 다양한 morphology를 볼 수 있었다. ABC linear-3D-film과 ABC linear-3D-melt은 비슷한 경향의 morphology를 보이는 부분이
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
목차
가. 실험목표
나. 이론적배경
1.Verilog HDL 어휘 규칙
2.테스트벤치 모듈
다. Simulation
1. 1-bit Full Adder with primitive modeling method
2. 1-bit Full
|
|
|
설계를 수월하게 해준다. 각 회로의 특성과 작동 방법을 이해하고, 직접 구현해보는 과정이 중요하다. 이러한 조합 회로 설계 실습을 통해 논리 회로에 대한 이해를 한층 더 높일 수 있다. 디코더, 인코더, MUX 모두 서로 간의 관계가 깊으며, 이
|
|
 |
encoder/decoder
3장. 2절. 2 BPSK Modulator/Demodulator
3장. 2절. 3 Error Rate Calculation
3장. 2절. 4 Display
3장. 2절. 5 시뮬레이션 BER 값의 결과 비교
3장. 3절 소프트웨어 설계
3장. 3절. 1 Verilog Encoder
3장. 3절. 2 Hamming decoder
3장. 3절. 4 Hamming encoder t
|
|
|
코드 읽기, 아이공, 2003년. 대안영상문화발전소 아이공 엮음
디지털 영화의 미학, 문학과학사, 2001년. 박성수
하이테크 시대의 SF 영화, 한나래, 1995년. 김진우
훤히 보이는 디지털 시네마, U-북, 2006년. 김현빈, 김기호, 김진서 외
디지털 시네마
|
|
|
설계의 기초를 다졌습니다. 특히 VHDL과 Verilog를 이용한 디지털 회로 설계 프로젝트에 참여하면서 실제 하드웨어 구현의 과정을 경험했습니다. 이러한 경험은 저에게 SoC의 RTL 개발이 단순한 코드 작성에 그치지 않고, 시스템의 전체적인 성능
|
|
 |
코드를 작성합니다.
12. 입사 후 1년 내 이루고 싶은 목표는 무엇인가요?
하나의 핵심 서비스 백엔드 구조를 기획부터 배포까지 주도해보는 경험을 하고 싶습니다. 단순한 기능 구현을 넘어 데이터 흐름 설계, 테스트 코드 작성, 배포까지 포함
|
|
메뉴펼치기
