|
J-K 플립플랍이 2개인 것을 이용하여 DELAY를 주어 보았지만 이것 역시 마음대로 쉽게 되지는 않았습니다. DUTY TIME이 20%라는 예기는 동작시간이 줄어든다는 예기로 FALLING TIME이 빨라진다는 것을 의미하는 것 같았지만 막상 회로를 구현 하는데 있
|
|
|
습니다. 회로가 이상이 있는 것 같아서 조교님이 다시 회로를 작성해 주었지만 결과는 크게 다르지 않았습니다. 그래서 추가 실험을 하였지만 만족할만한 결과를 얻지 못했습니다. 소자를 바꾸어도 보고 여러 번 실험을 다시 하였지만 문제점
|
|
|
J-K 플립플롭
표 5 J-K 플립플롭 특성표
* 결 선 도 *
Qi
Ji
Ki
Qi+1
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
0
특성표와 결과가 일치함을 확인할 수 있었다.
* 실제 빵판에 결선한 모습 *
5. MASTER - SLAVE 플리플롭 회로를 결선하여 특성표와 같이
|
|
|
,K 모두 0 일 때와 같이 상태를 그대로 유지하고 1이 입력되면 J-K 플립플랍에서 J,K 모두 1 일 때와 같이 출력은 반전되어 나타난다. 실제로 1을 입력하자 LED는 J-K 플립플랍 처럼 깜빡거렸다. 깜빡 거리는 상태에서 T를 0으로 바꾸면 상태를 그대
|
|
|
J-K 플립플랍, D 플립플랍, T 플립플랍을 사용하여 진리표를 구하시오.
회로도를 작성하여 시뮬레이션 해보면 다음과 같다.
- JK 플립플랍의 경우 DATA_A를 J, DATA_B를 K로 본다. 출력 결과를 확인해보면 J,K가 모두 0 일 때 출력은 그대로 유지되고, 0
|
|
메뉴펼치기
