|
multi is
port( a : in unsigned (1 downto 0);
b : in unsigned (1 downto 0);
result : out unsigned (3 downto 0));
end entity;
architecture arc of multi is
begin
result <= a * b;
end arc; Decoder(4bit BCD)
Multiplexer(8비트)
Encoder(4bit)
Comparator(4bit)
Multiplier(2bit)
|
|
|
Encoder
- Decoder
- Multiplexer
- 7-Segement
5. Simulation
실험1) 4 to 1 MUX
실험2)Dip S/W 0~9 입력에 따른 7-segment LED
실험3) Encoder 설계
실험4) Decoder 설계
6.Experimental Results
실험 1~4
A. Data
B. Discussion
7. Analysis
8. Conclusion
9. Re
|
|
|
Encoder의 원리를 이해할수 있었고 이것을 응용
하여 10진수를 2진수로 변환시키는 10진2진인코더, 10진수를 BCD code로 변환
시킬수 있을 것이다.
네 번째 실험은 세 번째 실험의 Encoder의 반대되는 Decoder를 제작하는 실험으
로 Encoder의 Input과 Output을
|
|
|
세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to 16 Decoder를 이용한 회로로 나타내는 것이다. 이 때 각 회로에는 En이 인풋으로 포함된다. MUX와 Decoder의 구조를 이해하여
|
|
|
Encoder/Decoder 의 설계
본론
2.PC의 직렬 포트 (RS-232)
2.1 RS-232의 신호 레벨 결정
2.2 PC의 신호 레벨의 조절 ( MAX232 )
2.3 전압 레벨
2.4 MAX232와 PC직렬 포트와의 연결
3.1 1.8432MHz 의 오실레이터 사용
3.2 HBE-DTK-20k240 FPGA 트레이닝 키트
3.3 VHDL로
|
|
메뉴펼치기
