|
▦MyCAD Schematic을 이용한 And Gate 구성하기▦
Step 1(회로도)
Step 2
Step 3
Step 4
Step 5
Step 6(MySpice)
Step 7
Step 8
▣Step 9(Result)
▤LayEd Pro 2007을 이용한 AndGate 설계▤
Step 1
Step 2(Lay Out)
Step 3
Step 4
Step 5
Step 6
Step 7
Step 8
Step9
Step 10
Step 11(MySpice)
Step 12
Step13
▣Ste
|
|
|
MyCad의 ‘시그널 합치기...’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
(6) 리플캐리 감산 16진 카운터를 설계하라.
(7) <그림 19.13> 회로에 대해 다음
|
|
|
MyCad의 ‘시그널 합치기..’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
(6) 리플캐리 감산 16진 카운터를 설계하라.
(7) <그림 19.13> 회로에 대해 다음의
|
|
 |
였고 그에 맞는 저항과 커패시터를 달아주었습니다. 결과를 보며 noise를 계속 줄여나갔고, 결국 54배라는 가장 큰 Voltage Gain을 만들어내며 1위를 하였습니다.
세 번째로 디지털 집적회로 설계를 수강하며 MyCAD를 이용해 Schematic과 Layout을 그리는
|
|
메뉴펼치기
