|
고찰 >
실험 8. Output Stage 회로를 통하여 BJT와 다이오드를 이용해 Class-A Output Stage를 설계해보고, 입력파형에 따른 출력파형의 변화에 대하여 실험을 통하여 알아보았다.
Class-A Output Stage에서는 일정 전압 아래에서는 출력전압은 입력전압에
|
- 페이지 5페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
4-1]과 같은 회로를 선택하였다. 이 회로는 Class B 회로에 DC 바이어스를 걸어준 것인데, 그 바이어스 크기가 이다.
[그림 4-2] 출력 전압 파형
[그림 4-3] 출력 전류 파형
[그림 4-2]와 [그림 4-3]을 보면 Class A output stage와 같이 전압과 전류의 파형이
|
- 페이지 6페이지
- 가격 2,500원
- 등록일 2010.12.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Output Stage 시뮬레이션
→ PSpice 시뮬레이션 결과, - 노드 S 의 전압 : = 노드 A의 전압
- 노드 B 의 전압 : =
입력 amplitude를 증가시키면서, 입력 S 와 출력 B 의 peak 전압을 측정해 보았다.
PSpice를 통한 Class-B Complementary BJT Output Stage 시뮬레이션
입력전
|
- 페이지 8페이지
- 가격 2,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Output Short Circuit Current)와 및 KTC3198의 정격 collector current를 찾아 보라. 이러한 data에 근거해서, 두 개의 complementary transistor로 구성된 push pull output stage를 사용하지 않은 경우와 그것을 사용한 경우 출력전압이 6V인 상태에서 부담할 수 있는 최소
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.05.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Output Stage>
Q1 - Common Collector Amp Q3 - Emitter Registance = Re - Active Load Q2, Q3 - Current mirror RL//RE : RL이 크면 상관 없지만, 작으면 감소한다. RL이 Short되면 TR이 파손되고, → IC파괴된다. → Short-Circuit Protection이 있다.
3. 실험 기계 및 부품
1) 오실로스
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2010.04.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|