|
shifter.vhd의 소스
① 예제에 제시된 testbench에서 clock주기는 10ns로 하라고 하였으므로, 0이 입력될 때와 1이 입력될 때 두가지 경우이므로 각 5ns씩 할당해준다.
<Results wave>
처음 103ns 후에 첫 입력이 인가되지만 clock이 상승엣지가 아니어서 출
|
|
|
ALU, Shifter, 베릴로그 소스, 예비, 결과레포트
☞ Carry Ripple Adder / Carry Lookahead adder
◎ Carry Ripple Adder
> 비트 벡터로 구성된 두 개의 입력을 받을 때, 하위 비트의 덧셈 과정에서 carry가
발생하여 상위 비트의 adder에 carry in으로 들어가는
|
|
|
트리구조
3) Barrel shifter 네트워크
4) Shuffle-Exchage 네트워크
5) 매쉬 네트워크
6) 원형구조
7) 큐브 네크워크
1.2 동적 상호연결망(dynamic interconnection network)
1) 하이퍼 큐브네트워크
2) 다단계 크로스바스위치 네트워크
3) 오메가 네트워크
|
|
|
shifter에 인가하여 가변 저항에 따른 phase shift된 신호이다. 정현파를 이용하여 Phase shift를 simulation 프로그램을 실행한 결과 파형의 모습은 바뀌지 않았지만 실제 회로도에서는 가변 저항의 범위를 900K 까지 사용하기 때문에 impedance값이 바뀌어
|
|
|
1. 개요
2. 디자인
3. 결론
4. 느낀점
|
|
메뉴펼치기
